-
公开(公告)号:CN1897248A
公开(公告)日:2007-01-17
申请号:CN200610099328.9
申请日:2006-07-17
Applicant: 三星电子株式会社
IPC: H01L21/768 , H01L21/311 , H01L21/84
CPC classification number: H01L27/124 , H01L21/31116 , H01L21/31138 , H01L21/76802
Abstract: 本发明涉及一种用于形成接触孔的方法,包括:在基板上形成导电层;将导电层图样化以形成布线;通过低温处理在布线和基板上形成绝缘层,以及利用缺氧气体对绝缘层进行干法蚀刻以暴露布线。
-
公开(公告)号:CN101009250B
公开(公告)日:2011-11-09
申请号:CN200610142803.6
申请日:2006-10-26
Applicant: 三星电子株式会社
IPC: H01L21/84 , H01L21/768 , H01L27/12 , H01L23/522 , G02F1/136
CPC classification number: H01L27/124 , H01L27/1288 , H01L29/458 , H01L29/4908
Abstract: 本发明提供了一种薄膜晶体管(TFT)阵列面板及其制造方法。该方法包括在栅线上形成半导体层和欧姆接触层、在欧姆接触层上形成导电层、在导电层上形成第一光敏层图案、使用该第一光敏层图案作为蚀刻掩模来蚀刻导电层、使用第一光敏层图案作为蚀刻掩模通过含氟气体、含氯气体和氧气来蚀刻欧姆接触层和半导体层、除去第一光敏层图案到预定深度以形成第二光敏层图案、和使用第二光敏层图案作为蚀刻掩模蚀刻导电层以暴露出一部分欧姆接触层。其中在蚀刻所述欧姆接触层和所述半导体层的步骤中,所述欧姆接触层和所述半导体层的一部分被向内蚀刻。
-
公开(公告)号:CN100414673C
公开(公告)日:2008-08-27
申请号:CN200510129428.7
申请日:2005-12-08
Applicant: 三星电子株式会社
IPC: H01L21/3065 , H01L21/00 , H05H1/00 , H01J37/32
CPC classification number: H01J37/321 , H01L21/67069
Abstract: 本发明公开了一种等离子体装置。所述等离子体装置包括:反应室,具有反应空间以容纳被处理的基板;线圈,位于所述反应空间的外部上;电源,将交流频率电源施加到所述线圈上;以及导电板,位于所述线圈和所述反应空间之间且从施加到所述线圈上的交流频率电源产生感应电流。因此,本发明提供了等离子体装置,其在反应室的内部气体中诱发均匀的电场。
-
公开(公告)号:CN101431065B
公开(公告)日:2012-06-27
申请号:CN200810174806.7
申请日:2008-11-05
Applicant: 三星电子株式会社
IPC: H01L23/522 , H01L21/768 , G02F1/1362
CPC classification number: H01L23/535 , H01L21/743 , H01L27/1218 , H01L27/124 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供金属布线层及其制造方法。金属布线层的制造方法包括在衬底上形成电介质层,通过蚀刻部分电介质层而在所述衬底上形成多个电介质层图案和在电介质层图案中的孔,所述电介质层图案中的孔的横截面积随着远离所述衬底的距离增大而减小并且所述的孔暴露所述衬底,通过蚀刻经过电介质层图案中的孔所暴露的衬底的一部分而形成沟槽,并且形成填充所述沟槽和电介质层图案中的孔的金属层。由此,通过在电介质层图案中的多个横截面积随着远离所述衬底的距离增大而减小的孔中形成金属层,可以防止边缘堆积现象的发生。因此,可以防止液晶层的透光度由于不能适当填充所述液晶层中的液晶分子而降低,并且由此增加显示器的品质。
-
公开(公告)号:CN1790750B
公开(公告)日:2012-05-09
申请号:CN200510124866.4
申请日:2005-11-23
Applicant: 三星电子株式会社
IPC: H01L29/786 , H01L21/336 , G02F1/136
CPC classification number: H01L29/66765 , G02F1/1368 , H01L27/12 , H01L27/124 , H01L29/458
Abstract: 公开了一种薄膜晶体管及其制造方法、以及一种显示设备及其制造方法,该薄膜晶体管包括在基板上的栅电极、栅极绝缘层、沟道图案、源电极和漏电极。沟道图案包括:形成在栅电极上并覆盖栅电极的半导体图案;形成在半导体图案上并彼此隔开的第一和第二导电粘合图案。源电极包括顺序形成在第一导电粘合图案上的第一阻挡图案、源极图案和第一覆盖图案。漏电极包括顺序形成在第二导电粘合图案上的第二阻挡图案、漏极图案和第二覆盖图案。第一覆盖图案、第二覆盖图案、源极图案和漏极图案的端部包括倾斜的截面轮廓。第一和第二阻挡图案包括从钛、钽、钨和铬所构成的组中选取的金属,第一和第二覆盖图案包括从钼和钼合金所构成的组中选取的金属。
-
公开(公告)号:CN101881914A
公开(公告)日:2010-11-10
申请号:CN201010210445.4
申请日:2006-02-27
Applicant: 三星电子株式会社
IPC: G02F1/1362 , G02F1/1333 , H01L27/12 , H01L21/77
CPC classification number: G02F1/136286 , G02F1/133345 , G02F1/1362 , G02F2001/136222 , G02F2202/02
Abstract: 本发明提供了一种薄膜晶体管阵列面板,其包括栅极线、与栅极线交叉的数据线、与栅极线和数据线分离的存储电极、连接至栅极线和数据线并具有漏电极的薄膜晶体管、连接至漏电极的像素电极、位于薄膜晶体管之上并设置在像素电极下的第一绝缘层、以及设置在第一绝缘层上并具有用于露出存储电极上第一绝缘层的开口的第二绝缘层。
-
公开(公告)号:CN100561741C
公开(公告)日:2009-11-18
申请号:CN200610056776.0
申请日:2006-03-06
Applicant: 三星电子株式会社
Abstract: 本发明提供一种TFT基板,其包括底部基板、形成在底部基板之上的栅极布线、栅极绝缘层、活性层、氧化抑制层、数据布线、保护层以及像素电极。栅极布线包括栅极线和栅电极。栅极绝缘层形成在底部基板之上以覆盖栅极布线。活性层形成在栅极绝缘层之上。氧化抑制层形成在活性层之上。数据布线包括数据线、源电极和漏电极。源电极和漏电极设置在氧化抑制层之上,由于氧化抑制层的存在,降低了用于开启TFT的开电流(“Ion”)并增大了用于关闭TFT的闭电流(“Ioff”)。
-
公开(公告)号:CN101527307A
公开(公告)日:2009-09-09
申请号:CN200910126213.8
申请日:2009-03-09
Applicant: 三星电子株式会社
IPC: H01L27/12 , H01L23/522 , H01L21/84 , H01L21/768
CPC classification number: H01L29/458 , H01L27/124
Abstract: 本发明公开了一种薄膜晶体管阵列面板,所述薄膜晶体管阵列面板包括:形成在衬底上并包括栅电极的栅极线;形成在衬底的具有栅极线的表面上的半导体层;数据线,所述数据线形成在半导体层上,与栅极线绝缘地相交,并且包括设置在栅电极上的源电极;漏电极,所述漏电极通过沟道与源电极分离,设置在栅电极上,并由与数据线的层相同的层形成;钝化层,所述钝化层形成在数据线和漏电极上,并具有暴露漏电极的第一接触孔;和像素电极,所述像素电极形成在钝化层上,并通过第一接触孔接触漏电极。数据线和漏电极可以包括第一层和形成在第一层上的第二层,第一层的平坦边缘从第二层的平坦边缘突出,并且第一层通过干蚀刻形成,而第二层通过湿蚀刻形成。
-
公开(公告)号:CN101431065A
公开(公告)日:2009-05-13
申请号:CN200810174806.7
申请日:2008-11-05
Applicant: 三星电子株式会社
IPC: H01L23/522 , H01L21/768 , G02F1/1362
CPC classification number: H01L23/535 , H01L21/743 , H01L27/1218 , H01L27/124 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供金属布线层及其制造方法。金属布线层的制造方法包括在衬底上形成电介质层,通过蚀刻部分电介质层而在所述衬底上形成多个电介质层图案和在电介质层图案中的孔,所述电介质层图案中的孔的横截面积随着远离所述衬底的距离增大而减小并且所述的孔暴露所述衬底,通过蚀刻经过电介质层图案中的孔所暴露的衬底的一部分而形成沟槽,并且形成填充所述沟槽和电介质层图案中的孔的金属层。由此,通过在电介质层图案中的多个横截面积随着远离所述衬底的距离增大而减小的孔中形成金属层,可以防止边缘堆积现象的发生。因此,可以防止液晶层的透光度由于不能适当填充所述液晶层中的液晶分子而降低,并且由此增加显示器的品质。
-
公开(公告)号:CN100416754C
公开(公告)日:2008-09-03
申请号:CN200510055765.6
申请日:2005-03-21
Applicant: 三星电子株式会社
IPC: H01L21/00 , G02F1/1368 , G09G3/36 , G09G3/38
CPC classification number: H01L27/1288 , G02F2001/136236 , H01L21/31144 , H01L21/32139 , H01L27/1214 , H01L27/124 , H01L29/41733
Abstract: 本发明提供了一种制造薄膜晶体管阵列面板的方法,包括以下步骤:在基片上形成栅极线;在栅极线上形成栅极绝缘层;在栅极绝缘层上形成半导体层;在半导体层上形成数据线及漏极;在数据线及漏极上沉积钝化层;在钝化层上形成光致抗蚀剂,该光致抗蚀剂包含第一部分和比第一部分薄的第二部分;利用将光致抗蚀剂作为掩模蚀刻钝化层,以至少部分地露出漏极的一部分;除去光致抗蚀剂的第二部分;沉积导电薄膜;以及除去光致抗蚀剂,以在漏极的露出部分上形成像素电极。
-
-
-
-
-
-
-
-
-