公开(公告)号：CN118297829B

公开(公告)日：2024-12-13

申请号：CN202311752571.6

申请日：2023-12-18

Applicant: 张江国家实验室

Inventor： 喻虹 ,  赵晋 ,  王成龙

IPC: G06T5/70 ,  G06T5/50

Abstract: 本申请实施例提供了一种宇宙线去除方法、装置、设备及存储介质，涉及信息处理技术领域，该方法为：对待测物体进行多次短曝光，获得多张第一周期信号图像，第一周期信号图像包含多个周期单元；对多张第一周期信号图像进行叠加处理，得到第二周期信号图像并确定第二周期信号图像中各周期单元的光斑掩膜分布；基于所述光斑掩膜分布，确定第一周期信号图像中的光斑掩膜中是否存在宇宙线，从而确定第一周期信号图像是否受宇宙线影响；将未受宇宙线影响的各第一周期信号图像进行叠加，得到针对待测物体的目标周期信号图像。通过对待测物体进行多次短曝光，可以得到多张弱信号的周期信号图像，较容易地校测出宇宙线噪声。

公开(公告)号：CN118800298A

公开(公告)日：2024-10-18

申请号：CN202410776784.0

申请日：2024-06-17

Applicant: 中国科学院上海微系统与信息技术研究所 ,  张江国家实验室

Inventor： 李喜 ,  吴青玉 ,  解晨晨 ,  宋志棠 ,  丁星

IPC: G11C13/00 ,  G11C7/10 ,  G11C7/12

Abstract: 本发明涉及一种相变存储器自适位线钳位高速数据读出电路及方法，其中，读出电路包括：自适应预充电控制电路、预充电支路、钳位电路、参考单元、目标相变存储单元和比较电路。其中，自适应预充电控制电路用于根据读脉冲信号、钳位电路的第一输出信号和钳位电路的第二输出信号自适应控制预充电信号PRC的状态；所述预充电支路根据所述预充电信号PRC对目标位线BL和参考位线BLB进行预充电；比较电路与所述钳位电路相连，用于将所述目标位线BL和参考位线BLB的电压进行比较，并输出读电压信号。本发明能够改善现有相变存储器数据读出电路的数据读取速度。

公开(公告)号：CN118782639A

公开(公告)日：2024-10-15

申请号：CN202310340966.9

申请日：2023-03-31

Applicant: 张江国家实验室

Inventor： 熊诗圣 ,  陈佳文

IPC: H01L29/66 ,  H01L29/78

Abstract: 本公开提供了一种晶体管的制备方法，该方法包括：形成复合膜层，复合膜层至少包括第一电极层、设置在第一电极层一侧的栅极层以及设置在栅极层远离第一电极层的绝缘层；在绝缘层的远离第一电极层的一侧形成引导开口；在引导开口内形成导向自组装材料；将导向自组装材料分离成第一聚合物区和包围第一聚合物区的第二聚合物区；去除引导开口内位于第一聚合物区的第一聚合物，以形成使绝缘层暴露的沟道；刻蚀穿过复合膜层的绝缘层和栅极层，以推进沟道并且暴露第一电极层；在沟道的周壁形成第一电介质，生成容纳晶体管的半导体沟道材料的半导体沟道区；以及在半导体沟道区内形成半导体沟道材料。本公开还提供了一种晶体管。

公开(公告)号：CN118761372A

公开(公告)日：2024-10-11

申请号：CN202410284184.2

申请日：2024-03-13

Applicant: 中国科学院上海微系统与信息技术研究所 ,  张江国家实验室

Inventor： 任志鹏 ,  陈静 ,  胡一波 ,  尹伊哲

IPC: G06F30/367

Abstract: 本发明所要解决的技术问题是，提供一种SOI器件极低温模型的建模方法，适用于SOI器件在极低温下的应用。为了解决上述问题，本发明提供了一种应用于SOI MOSFET的亚阈值摆幅模型的建模方法，包括如下步骤：根据测试数据计算亚阈值摆幅；建立常温BSIMIMG模型；提取参数极低温等效参数、等效温度拟合参数；提取常温下前栅功函数和极低温阈值电压拟合参数；提取常温迁移率影响因素、极低温迁移率拟合参数、以及尺寸迁移率温度影响因素拟合参数。本发明为了让SOI器件在极低温下可以使用BSIM模型中亚阈值摆幅模型公式，提出一种简便的建模方法使器件在极低温下模型和数据得以拟合，实测误差小于10％，精度符合业界标准。

公开(公告)号：CN118294484A

公开(公告)日：2024-07-05

申请号：CN202311561294.0

申请日：2023-11-21

Applicant: 张江国家实验室

Inventor： 喻虹 ,  方彤 ,  王成龙

IPC: G01N23/201

Abstract: 本申请提供一种掠入射小角度X射线散射布拉格峰定位方法，包括：接收以第一角度掠入射至二维周期结构样品的X射线，其中，二维周期结构样品包括多个粒子；确定二维周期结构样品的实空间结构参数；根据实空间结构参数确定二维周期结构样品中的粒子所对应的第一散射矢量分量和第二散射矢量分量，其中，第一散射矢量和第二散射矢量相互正交；根据第一散射矢量分量和所述第二散射矢量分量，确定第三散射矢量分量和第一散射角度信息，其中，第三散射矢量分量与第一散射矢量、第二散射矢量正交，第一散射角度信息指的是布拉格峰对应的散射角度信息。该方案，能够实现针对二维周期分布结构样品的GISAXS的布拉格峰的准确定位。

公开(公告)号：CN118282387A

公开(公告)日：2024-07-02

申请号：CN202410246797.7

申请日：2024-03-05

Applicant: 中国科学院上海微系统与信息技术研究所 ,  张江国家实验室

Inventor： 陈静 ,  刘玉兰 ,  赵瑞勇 ,  肖寒 ,  刘源祯

IPC: H03K19/20 ,  H03K19/094 ,  H03K19/00

Abstract: 本申请提供了一种低功耗动态CMOS逻辑门电路，包括：预处理单元，预处理单元连接至一外部时钟信号，并用于对低功耗动态CMOS逻辑门电路进行预充电或预放电；第一输入单元，第一输入单元的第一端作为低功耗动态CMOS逻辑门电路的第一输入端，第一输入单元的第二端连接至预处理单元；第二输入单元，第二输入单元的第一端作为低功耗动态CMOS逻辑门电路的第二输入端，第二输入单元的第二端连接至第一输入单元的第一端并作为低功耗动态CMOS逻辑门电路的输出端。通过在所述动态CMOS逻辑门电路中引入外部时钟信号对第一输入单元、第二输入单元以及预处理单元进行控制，相继完成预操作与逻辑判决，仅消耗动态功耗，有效的提高了数字电路的能效比。

公开(公告)号：CN118226582A

公开(公告)日：2024-06-21

申请号：CN202211648379.8

申请日：2022-12-21

Applicant: 上海集成电路研发中心有限公司 ,  张江国家实验室

Inventor： 周智全

IPC: G02B6/136 ,  G02B6/13 ,  G02B6/12

Abstract: 本发明公开了一种硅光耦合端面的形成方法，包括：在完成硅光金属互连工艺后，在金属互连层间介质层的表面上形成光栅开口，并填满第一光刻材料层；去除位于光栅开口以外的第一光刻材料层，实现平坦化表面；在金属互连层间介质层和第一光刻材料层的平坦化表面上形成平坦化的第二光刻材料层；在第二光刻材料层表面上形成满足规则要求厚度的第三光刻材料层；在第三光刻材料层上形成光刻窗口，并向下刻蚀形成底部停止在衬底中的端面开口；去除剩余的第一光刻材料层至第三光刻材料层材料。本发明可使用晶圆制造级的设备、材料和工艺，实现硅光耦合端面的两次图形化，降低了成本。

公开(公告)号：CN118226576A

公开(公告)日：2024-06-21

申请号：CN202211648355.2

申请日：2022-12-21

Applicant: 上海集成电路研发中心有限公司 ,  张江国家实验室

Inventor： 葛星晨

IPC: G02B6/12 ,  G02B6/13 ,  H01L27/06 ,  H01L27/144 ,  H01L21/8234

Abstract: 本发明公开了一种硅光器件结构及形成方法，硅光器件结构包括：上下堆叠的第一衬底和第二衬底；所述第一衬底的正面上设有第一介质层，和位于所述第一介质层中的有源光电子器件结构；所述第一衬底的背面上设有金属互连层，所述金属互连层上设有光模匹配窗口；所述第二衬底的正面上设有第二介质层，和位于所述第二介质层中的波导器件结构；所述第一衬底与所述第二衬底之间通过所述第一介质层的表面和所述第二介质层的表面相紧密贴合。本发明能实现硅光工艺中高质量氮化硅波导及端面耦合的集成，降低工艺难度，减少工艺风险，提升硅光器件的性能。

公开(公告)号：CN118173434A

公开(公告)日：2024-06-11

申请号：CN202211570805.0

申请日：2022-12-08

Applicant: 张江国家实验室

Inventor： 请求不公布姓名

IPC: H01L21/027 ,  G03F7/20

Abstract: 本发明涉及一种用于半导体工艺的图案化方法，其将利用效率高、成本低、操作简单且能够实现线条密度倍增的光刻工艺与SADP(自对准双重成像技术；Self‑aligned Double Patterning)工艺有机结合，实现了图案密度的进一步增加以及图案尺寸的进一步微缩。

公开(公告)号：CN117875386A

公开(公告)日：2024-04-12

申请号：CN202410059895.X

申请日：2024-01-15

Applicant: 张江国家实验室 ,  复旦大学

Inventor： 陈迟晓 ,  穆琛 ,  刘诗玮 ,  林锋 ,  朱浩哲 ,  刘琦

IPC: G06N3/063 ,  H10B12/00 ,  G06N5/04

Abstract: 提供了三维芯粒系统，包括：衬底；N层芯粒，每一层芯粒具有无金属区域和金属区域、多个IO端、以及第一硅通孔通道和第二硅通孔通道，其中N是大于等于2的整数，第一硅通孔通道贯穿每一层芯粒的无金属区域，第一层芯粒至第N‑1层芯粒中的每一层芯粒的第一硅通孔通道连接至一个IO端进而通过一个凸块单元与下一层芯粒的第一硅通孔通道连接；第一层芯粒至第N‑1层芯粒中的每一层芯粒的金属区域通过第二硅通孔通道连接至另一个IO端进而通过另一个凸块单元与下一层芯粒的金属区域连接；第N层芯粒的多个IO端通过衬底侧凸块单元与衬底连接。利用分别的第一硅通孔通道和第二硅通孔通道来连接N层芯粒以实现N层芯粒之间读写分离的数据通信。