公开(公告)号：CN102823187B

公开(公告)日：2016-08-03

申请号：CN201080065262.6

申请日：2010-11-02

申请人： 吉林克斯公司

发明人： 克里斯多夫·H·迪克

IPC分类号： H04L5/00 ,  H04L27/26

CPC分类号： H04L5/003 ,  H04L5/0001 ,  H04L27/262

摘要： 兹描述一种用于在通信信道的同一通信副载波内传达选择映射数据块和导频符号的方法。在传输器（804）处，从选择映射数据值到导频符号（820）的映射中确定（806、810）选择映射数据块的（802）导频符号（812）。通过传输器传输所确定的导频符号（820），且通过接收器（822）来接收所确定的导频符号。在接收器处，确定所接收的导频符号的相位（814），且从所接收的导频符号的所确定的相位确定选择映射数据块（816、818）。将选择映射数据块（802）存储于电子存储媒体中。

公开(公告)号：CN105680895A

公开(公告)日：2016-06-15

申请号：CN201510881819.8

申请日：2015-12-03

申请人： 吉林克斯公司

发明人： 大卫·F·泰勒 ,  马修·H·克莱 ,  文森·凡卓密尼

IPC分类号： H04B1/40 ,  H04B1/44

摘要： 在一种用于缓冲的方法中，缓冲器响应于读和写时钟信号缓冲数据。来自缓冲器的旗标信号用于其填充水平。响应于在填充水平的设定点以上或以下缓冲的数据，切换旗标信号。响应于旗标信号的切换，将写时钟信号的相位调节为读时钟信号的相位。写时钟信号用于控制缓冲器的延时。写时钟信号的相位的调节包括：响应于旗标信号的切换生成覆盖信号；以及将读时钟信号和覆盖信号输入到相位调节器，以在操作期间将写时钟信号的相位控制上调节为读时钟信号的相位。

公开(公告)号：CN103026624B

公开(公告)日：2016-04-13

申请号：CN201180036771.0

申请日：2011-05-13

申请人： 吉林克斯公司

发明人： 谢正祥

IPC分类号： H03K5/24

CPC分类号： H03K5/2481 ,  H03F3/4521

摘要： 本发明提了一种电路布置。所述电路布置包括并联耦合的多个差分放大器（702），其中至少包括第一差分放大器和第二差分放大器。每个差分放大器包括可调电流控制电路（704），此电路经耦合以限制流经所述差分放大器的尾电流。

公开(公告)号：CN105264660A

公开(公告)日：2016-01-20

申请号：CN201480029286.4

申请日：2014-05-20

申请人： 吉林克斯公司

发明人： 相奇 ,  李晓宇 ,  陈晓华 ,  葛伦·欧路克

IPC分类号： H01L23/60 ,  H01L25/065 ,  H01L25/07 ,  H01L25/18

CPC分类号： H01L23/60 ,  H01L21/82 ,  H01L24/73 ,  H01L25/0652 ,  H01L25/0655 ,  H01L25/071 ,  H01L25/072 ,  H01L25/18 ,  H01L2924/181 ,  H01L2924/00

摘要： 一种大致关于一中介物(600，700，800)的装置被揭示。在此种装置中，该中介物(600，700，800)具有复数个导体(208，451-459，603-606)以及复数个吸引电荷结构(610，620，710，720，810，820)。该复数个吸引电荷结构(610，620，710，720，810，820)用以保护至少一待耦接至该中介物(600，700，800)的集成电路晶粒(202)，以提供一经堆栈的晶粒(202)。该复数个导体(208，451-459，603-606)包含复数个穿过基板的贯孔(208)。

公开(公告)号：CN105164805A

公开(公告)日：2015-12-16

申请号：CN201380075749.6

申请日：2013-12-06

申请人： 吉林克斯公司

发明人： 绍·HT·武 ,  安迪·H·甘 ,  李晓宇 ,  马修·H·克莱

IPC分类号： H01L25/065 ,  G06F1/32

CPC分类号： H01L25/0652 ,  G06F1/3203 ,  G06F1/324 ,  G06F17/5045 ,  G06F17/5054 ,  H01L25/0655 ,  H01L2224/0401 ,  H01L2224/0557 ,  H01L2224/06181 ,  H01L2224/14181 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/48227 ,  H01L2224/73257 ,  H01L2924/00014 ,  H01L2924/15192 ,  H01L2924/15311 ,  H01L2224/05552

摘要： 一种半导体封装件是包含中介体(208、326、416、516)以及被设置在所述中介体上而且经由所述中介体相互耦接的多个集成电路(IC)芯片(102-108、232-234、322-324、412-414、512-514)。第一IC芯片(102、232、322、412、512)具有的频率速度等级大于所述IC芯片的另一芯片(104-108、234、324、414、514)的频率速度等级。多个可编程电压调谐器(110-116、202-204、312及316、402-404、502-504)分别耦接至所述多个IC芯片。第一电压调谐器(110、202、312、402、502)耦接至所述第一IC芯片(102、232、322、412、512)，并且所述第一电压调谐器经过编程以降低至所述第一电压调谐器的电压输入的电压位准，并且输出经降低电压至所述第一IC芯片。

公开(公告)号：CN103262232B

公开(公告)日：2015-12-09

申请号：CN201180054384.X

申请日：2011-10-06

申请人： 吉林克斯公司

发明人： 阿利弗·瑞曼 ,  巴哈瑞·巴尼杰马利

IPC分类号： H01L21/768 ,  H01L23/48 ,  H01L23/498

CPC分类号： H01L21/76898 ,  H01L21/486 ,  H01L23/147 ,  H01L23/481 ,  H01L23/49816 ,  H01L23/49827 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2924/00014 ,  H01L2924/10253 ,  H01L2924/15192 ,  H01L2924/15311 ,  H01L2924/00 ,  H01L2224/0401

摘要： 一种半导体元件包含具有顶部表面（109）和底部表面（110）之基板（105），以及从该基板（105）之顶部表面（109）延伸至该基板（105）之底部表面（110）的直通硅晶穿孔（TSV）（103），该直通硅晶穿孔（103）具有沿着纵向轴线（200）延伸之高度和侧边轮廓，其中该侧边轮廓具有相对该纵向轴线（200）所形成第一角度的上部区段（201、211、301、401、501、601），以及相对该纵向轴线（200）所形成第二角度的下部区段（202、212、302、402、502、603），其中该第二角度不同于该第一角度，且其中该下部区段（202、212、302、402、502、603）所具有之高度低于该直通硅晶穿孔（103）之高度的20%。

公开(公告)号：CN105103454A

公开(公告)日：2015-11-25

申请号：CN201480015715.2

申请日：2014-03-14

申请人： 吉林克斯公司

发明人： 蒋蔚荣 ,  高登·J·布莱诺 ,  马克·B·卡尔森

IPC分类号： H03M13/09

CPC分类号： H03M13/09 ,  H03M13/091

摘要： 本发明揭示用于执行循环冗余校验的装置以及方法。例如，装置(100)具有用于将数据字分解成多个路径的分解器(105)。所述装置还具有多个循环冗余校验单元(110A-110N)。所述单元中的每个单元用于处理所述路径中的相应一个路径。另外，所述单元(110A-110N)中的每个单元包含用于输出在所述单元内结束的数据包的循环冗余校验值的第一输出端口(113A-113N)，以及用于输出在所述单元内起始或持续的数据包的循环冗余校验值的第二输出端口(112A-112N)。

公开(公告)号：CN105051896A

公开(公告)日：2015-11-11

申请号：CN201480012979.2

申请日：2014-03-06

申请人： 吉林克斯公司

发明人： 权云星 ,  苏芮戌·瑞玛林嘉 ,  金纳胡 ,  金重浩

IPC分类号： H01L23/498 ,  H01L21/48 ,  H05K3/46 ,  H05K3/28 ,  H01L21/683 ,  H01L25/065 ,  H01L25/18 ,  H01L21/56 ,  H01L23/00 ,  H01L23/31

CPC分类号： H01L21/76802 ,  H01L21/4857 ,  H01L21/568 ,  H01L21/6835 ,  H01L23/3128 ,  H01L23/49811 ,  H01L23/49816 ,  H01L23/49822 ,  H01L23/5383 ,  H01L24/16 ,  H01L24/81 ,  H01L25/0655 ,  H01L25/18 ,  H01L2221/68359 ,  H01L2221/68381 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/81005 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/18161 ,  H05K3/28 ,  H05K3/4682

摘要： 一种用于堆栈式硅晶互连技术(SSIT)产物(200)的无基板插入物(201)，其包含：多个金属化层(109)，该金属化层的至少一最底层含有多个金属节段(111)，其中每一个该多个金属节段(111)是构成于该金属化层(109)的最底层的顶部表面与底部表面之间，并且该金属节段(111)是由该最底层中的介电材料(113)所分隔；以及一介电层(203)，其是经构成于该最底层的底部表面上，其中该介电层(203)含有一或更多开口以供接触于该最底层的多个金属节段(111)。

公开(公告)号：CN105051642A

公开(公告)日：2015-11-11

申请号：CN201380059936.5

申请日：2013-07-08

申请人： 吉林克斯公司

发明人： 布莱恩·C·贾德 ,  史蒂芬·P·杨 ,  崔佛·J·包尔 ,  罗伯特·M·安德里斯 ,  迪尼许·D·盖腾德

IPC分类号： G06F1/10 ,  H03K19/177 ,  G06F17/50

CPC分类号： H03K19/096 ,  G06F1/10 ,  G06F17/5054 ,  G06F2217/62 ,  H03K19/1774

摘要： 一种设备包含集成电路(200)，所述集成电路具有在电路块(203)的阵列(202)中的时钟网络(600)。所述时钟网络包含布线轨迹(400，402，403)、分布主干(501，502)及时钟叶(601)。所述布线轨迹(400，402，403)及所述分布主干(501，502)是双向的。

公开(公告)号：CN102934226B

公开(公告)日：2015-09-23

申请号：CN201080065408.7

申请日：2010-11-08

申请人： 吉林克斯公司

发明人： 梵希利·奇里弗

IPC分类号： H01L23/522

CPC分类号： H01L23/5227 ,  H01L2924/0002 ,  H01L2924/3011 ,  H01L2924/00

摘要： 双电感结构（100）可包括第一电感器（110），其包括第一多个线圈（205-220）。第一多个线圈中的各个线圈可被配置在多个导电层（105、255-260）中的不同层内。第一多个线圈中的线圈可被垂直堆叠且与垂直轴为同中心。双电感结构可还包括第二电感器（115），其包括第二多个线圈（405-420）。第二多个线圈中的各个线圈可被配置在多个导电层中的不同层内。第二多个线圈中的线圈可被垂直堆叠且与垂直轴为同中心。在各个导电层内，第二多个线圈中的一个线圈可被配置在第一多个线圈中的一个线圈的内围之内。