基于Mamba神经网络的回归测试仿真波形分类方法

    公开(公告)号:CN119848646A

    公开(公告)日:2025-04-18

    申请号:CN202411950767.0

    申请日:2024-12-27

    Abstract: 本发明公开基于Mamba神经网络架构的回归测试错误仿真波形自动化分类方法,属于集成电路领域,包括将回归测试得到的仿真波形文件进行解析,将关键信号波形转换成整型波形离散序列;将波形序列数值范围归一化到0‑1区间,截取固定长度输入Mamba神经网络模型,网络输出块大小、块起始位置两个参数;利用网络输出的两个特征参数将波形划分,计算每块波形的厚度、波动程度以及均值特征,计算整体特征;利用波形块大小的整数倍数作为窗口,对波形进行快速傅立叶变换,计算频域特征;将提取到的特征合并为多维特征向量输入支持向量机,输出得到最终分类结果,本发明能有效提升回归测试失败原因诊断准确率,替代人工分诊过程,提高验证效率。

    基于寄存器插入的组合逻辑环路检测与优化方法、系统

    公开(公告)号:CN119808671A

    公开(公告)日:2025-04-11

    申请号:CN202510289683.5

    申请日:2025-03-12

    Abstract: 本发明公开了一种基于寄存器插入的组合逻辑环路检测与优化方法、系统,该方法在组合逻辑电路的有向图模型中识别出强连通分量及其中的所有环路,然后对每个环路进行震荡特性分析,识别震荡强连通分量,其次通过插入寄存器并断开该环路进行优化;每次迭代时优先选择相邻接的环路数量最少的环路,在该环路中选择出现次数最多的边插入寄存器;最后输出优化后的电路设计信息。本发明能够快速准确检测并优化可能导致震荡的组合逻辑环路,显著提升了数字电路设计的可靠性与效率,实现寄存器插入数量的全局最小化。

    一种PIN限幅器
    184.
    发明公开
    一种PIN限幅器 审中-实审

    公开(公告)号:CN119483528A

    公开(公告)日:2025-02-18

    申请号:CN202411355049.9

    申请日:2024-09-27

    Abstract: 本发明公开了一种PIN限幅器,本发明采用三级限幅结构,一级、二级和三级限幅结构分别采用N1、N2和N3对反向并联的二极管串,可使限幅器耐高功率的同时具备更高的带宽,并且本发明在一级限幅结构与输入端之间、以及三级限幅与输出端之间设置T型微带线,在相邻限幅结构之间设置微带线,在一级限幅结构内设置微带线,可使限幅器满足足够低的插损。

    一种基于T型等效电路的集总功分器及其设计方法

    公开(公告)号:CN118783069B

    公开(公告)日:2025-02-11

    申请号:CN202411263402.0

    申请日:2024-09-10

    Abstract: 本发明设计了一种基于T型等效电路的集总功分器及其设计方法,集总功分器包括输入端口、两个输出端口以及两条支路;所述两条支路对称相同;所述两条支路的输入端与所述输入端口连接,所述两条支路的输出端与至少两个输出端口一一对应连接;一条所述支路至少包括第一阶电磁混合耦合的T型等效电路、第二阶T型等效电路和第三阶T型等效电路。通过上述设计保证功分器实现在各波段超宽带频段内的良好工作性能,电磁混合耦合的T型等效电路有效的拓展了带宽,采用电阻与电容进行隔离在工作频段内具有高隔离度、低插损、良好输入输出阻抗匹配性能,满足了现阶段市场需求。

    基于全耗尽绝缘体上硅互补电路的感放一体生物传感器

    公开(公告)号:CN119351206A

    公开(公告)日:2025-01-24

    申请号:CN202411475003.0

    申请日:2024-10-22

    Abstract: 本发明提供基于全耗尽绝缘体上硅互补电路的感放一体生物传感器,包括体硅衬底,体硅衬底的表面设有氧化层,且氧化层的表面设有p‑沟道和n‑沟道;n‑沟道两侧设有金属铒源极和金属铒漏极,p‑沟道两侧设有金属铂源极和金属铂漏极;金属铂源极、金属铂漏极、金属铒源极、金属铒漏极、p‑沟道和n‑沟道的表面覆盖有绝缘层;绝缘层的表面设有AuNP联结器,且AuNP联结器的两侧设有外层封装;AuNP联结器、外层封装的表面形成腔室用于储存待测溶液。本发明提出了“感应‑放大一体化”模式的生物传感器,提高了检测灵敏度和传感效率,可以用于特定癌症筛查、遗传工程、食品安全等方面。

    一种基于人工神经网络的集成电路扫描链诊断方法及系统

    公开(公告)号:CN119224550A

    公开(公告)日:2024-12-31

    申请号:CN202411732755.0

    申请日:2024-11-29

    Abstract: 本发明公开了一种基于人工神经网络的集成电路扫描链诊断方法及系统,该方法首先为集成电路扫描链中的每个扫描触发器注入随机的stuck at‑0和stuck at‑1两种故障,其中通过线性反馈移位寄存器生成为随机数得到故障的随机周期;然后执行自动测试向量生成,得到包含故障信息的pattern报告和对应的仿真日志;最后通过pattern报告和仿真日志得到整数故障向量和标签向量,将整数故障向量和标签向量输入到人工神经网络中进行训练和验证,通过训练好的人工神经网络预测得到集成电路扫描链中的故障位置。本发明生成随机周期故障,剔除异常数据,使用人工神经网络模型,有效减少人为误判和漏检的风险,实现精准预测。

    一种基于图神经网络的集成电路故障可测性预测方法

    公开(公告)号:CN118981992A

    公开(公告)日:2024-11-19

    申请号:CN202411118022.8

    申请日:2024-08-15

    Abstract: 本发明属于集成电路可测性设计的技术领域,公开了一种基于图神经网络的集成电路故障可测性预测方法,其读入网表文件,将电路故障转化为CNF公式;构建专用CNF故障数据集,并按预设比例分为训练集、验证集和测试集;构建并训练NeuroSAT图神经网络模型;对新的电路网表文件进行故障枚举并使用训练好的模型进行可测性预测;基于预测结果决定是否进行自动测试向量生成或布尔可满足性分析。本发明可以预先鉴别出电路中的不可测故障,避免对它们做无用的测试向量生成,从降低测试成本。通过实验分析,证明了本发明方法在求解时间及回溯率上得到大幅度的减少。

    基于图注意力网络的物理设计后的路径延迟预测方法

    公开(公告)号:CN118446147A

    公开(公告)日:2024-08-06

    申请号:CN202410453802.1

    申请日:2024-04-16

    Abstract: 本发明公开基于图注意力网络的物理设计后的路径延迟预测方法,属于计算、推算或计数的技术领域。该方法包括:将电路的门级网表转化为电路时序路径图,通过邻接矩阵表示时序路径中单元的连接关系;从门级网表,时序报告和物理布局文件中提取单元特征,将单元特征进行特征预处理后进行拼接生成特征向量矩阵;通过残差连接的多层图注意力网络和门控单元相结合,进行物理设计后的路径延迟预测,保证模型性能不衰减的同时传递时序路径中远距离的单元特征信息,并通过自适应函数得到精确的单元最终特征值和图级表示,从而提高了神经网络的预测精度,进而提高时序分析精度和运行效率。

    基于堆叠结构的有效电流源单元库时序模型构建方法

    公开(公告)号:CN118313327A

    公开(公告)日:2024-07-09

    申请号:CN202410536293.9

    申请日:2024-04-30

    Abstract: 本发明公开基于堆叠结构的有效电流源单元库时序模型构建方法,属于计算、推算或计数的技术领域。该方法包括:提出了一种有效电流源的单元时序库查找表的建模方法,对基于堆叠结构对标准单元进行建模,且该物理模型中的模型参数会随着驱动强度、电压和温度的变化而变化;结合最小二乘法拟合,使用模型表达式预测替代传统的查找表形式。将单元时序库模型和最小二乘法拟合相结合运用到静态时序分析中,进行延迟计算,从而提高时序分析精度和运行效率。

Patent Agency Ranking