绝缘体上硅的衬底上混合结构栅介质材料的制备方法

    公开(公告)号:CN1300855C

    公开(公告)日:2007-02-14

    申请号:CN200310122609.8

    申请日:2003-12-19

    Abstract: 本发明涉及一种绝缘体上的硅衬底上氧化铪和氧化铝混合结构新型高介电常数栅介质材料的制备方法。属于微电子与固体电子学中介质材料的制造工艺,其特征在于系利用超高真空电子束蒸发的技术,用HfO2源和Al2O3源共蒸发的方法在SOI衬底上制备高介电常数的栅介质材料。超高真空室工作时的真空度1×10-2pa,HfO2蒸发速率是Al2O3的2倍,沉积的HfO2和Al2O3混合结构薄膜为非晶结构,其厚度5-10nm。本方法相对于化学气相沉积等方法工艺简单、成本较低、生长速度快。制备的栅介质材料比常规的HfO2栅介质材料具有结晶温度高、热温度性好、界面产物少等优点。结合了SOI电路的优点,能更好的适应特征尺寸小于100nm的超大规模集成电路的需要。

    一种类似绝缘层上硅结构的材料及制备方法

    公开(公告)号:CN1172376C

    公开(公告)日:2004-10-20

    申请号:CN01139288.6

    申请日:2001-12-29

    Abstract: 本发明涉及一种类似绝缘层上硅结构的材料及制备方法。其特征在于它具有Si/Si1-XGeX/SiO2/Si或Si1-XGeX/SiO2/Si的Si1-XGeX-OI结构,前者Ge组分恒定,一般小于30%;后者由递变Ge组分的Si1-XGeX缓冲层和Ge组分固定的Si1-XGeX层组成一种以外延和离子注入和键合技术,并利用特定的热处理工艺实现应变异质结结构的应变反转,从而得到高性能异质结MOSFET、MODFET等器件所需要的双轴张应变Si层。先在处理后的单晶Si衬底上外延一层Si1-XGeX薄层,注入H+离子或He+离子,注入能量为10keV~1MeV,剂量为1016~1017/cm2,形成气泡空腔层,利用键合工艺将另一片衬底材料于氧化硅片键合,在300~600℃下热处理,是键合片从气泡层处裂开,最后在800~1000℃、N2或Ar气氛中退火,加强键合,具有工艺简单、重复性和均匀性好的特点,且与常规硅集成电路工艺兼容。

    一种类似绝缘层上硅结构的材料及制备方法

    公开(公告)号:CN1359158A

    公开(公告)日:2002-07-17

    申请号:CN01139288.6

    申请日:2001-12-29

    Abstract: 本发明涉及一种类似绝缘层上硅结构的材料及制备方法。其特征在于它具有Si/SiGe/SiO2/Si或SiGe/SiO2/Si的SiGe-OI结构,前者Ge组分恒定,一般小于30%;后者由递变Ge组分的SiGe缓冲层和Ge组分固定的SiGe层组成一种以外延和离子注入和键合技术,并利用特定的热处理工艺实现应变异质结结构的应变反转,从而得到高性能异质结MOSFET、MODFET等器件所需要的双轴张应变Si层。先在处理后的单晶Si衬底上外延一层SiGe薄层,注入H+离子或He+离子,注入能量为10keV~1MeV,剂量为1016~1017/cm2,形成气泡空腔层,利用键合工艺将另一片衬底材料于氧化硅片键合,在300~600℃下热处理,是键合片从气泡层处裂开,最后在800~1000℃、N2或Ar气氛中退火,加强键合,具有工艺简单、重复性和均匀性好的特点,且与常规硅集成电路工艺兼容。

    一种电极层的制备方法及半导体结构

    公开(公告)号:CN113078054B

    公开(公告)日:2024-06-18

    申请号:CN202110320608.2

    申请日:2021-03-25

    Abstract: 本发明提供一种电极层的制备方法及半导体结构,该制备方法包括以下步骤:提供一基底,并依次形成石墨烯层、至少一电极层及支撑层;将由电极层及支撑层组成的叠层结构从石墨烯层表面机械剥离;将叠层结构转移至目标衬底,电极层与目标衬底的表面接触;去除支撑层,并使电极层留在目标衬底的表面。本发明通过在石墨烯上制作电极层,利用石墨烯与电极层间较弱的范德华接触易于剥离的特点,实现任意电极层的剥离,并转移至任意目标衬底形成范德华接触,扩展了电极层的可应用范围,减少了电极层制作过程对目标衬底材料的损伤,有助于提高器件性能,并降低电极层的制作成本。

Patent Agency Ranking