-
公开(公告)号：CN107275196A
公开(公告)日：2017-10-20
申请号：CN201710480815.8
申请日：2017-06-22
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/033
CPC classification number: H01L21/0332
Abstract: 本发明提供一种利用金属/氧化物双层掩膜结构刻蚀SiC的方法，所述方法至少包括：1)提供SiC外延片，在所述SiC外延片表面生长氧化物掩膜层；2)在所述SiC外延片待刻蚀区域的所述氧化物掩膜层表面形成光刻胶层；3)在所述氧化物掩膜层和所述光刻胶层表面形成金属掩膜层；4)去除所述光刻胶层以及所述光刻胶表面的金属掩膜层，形成刻蚀窗口；5)通过所述刻蚀窗口刻蚀所述氧化物掩膜层和SiC外延片至所需深度；6)去除剩余的所述金属掩膜层和所述氧化物掩膜层，获得SiC栅槽结构。本发明利用氧化物掩膜作为阻挡层，可以防止金属元素向SiC外延片以及衬底扩散，从而解决元素污染的问题。另外，该方法可以获得高刻蚀速率、各向异性高、刻蚀表面光滑没有残留物的栅槽结构。
-
公开(公告)号：CN105206689B
公开(公告)日：2017-06-27
申请号：CN201510599022.9
申请日：2015-09-18
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L31/028 , H01L31/10 , H01L31/108
Abstract: 本发明提供一种基于薄膜半导体‑石墨烯异质结的光电探测器制备方法，包括步骤：首先，提供一衬底，在所述衬底表面两侧生长金属电极；然后在所述衬底及金属电极表面生长薄膜半导体层；接着，去除部分薄膜半导体层，暴露出其中一侧的金属电极以及部分衬底；接着在整个结构表面形成石墨烯层；最后，去除所述薄膜半导体层表面多余的石墨烯层，剩下的石墨烯层与所述薄膜半导体层接触，形成异质结。本发明通过ALD技术生长薄膜半导体与石墨形成异质结作为光电探测器的有源区，该结构可以制备在任意半导体、绝缘体、甚至柔性衬底上，易于硅基集成，且有效节约了工艺成本。
-
公开(公告)号：CN106158933A
公开(公告)日：2016-11-23
申请号：CN201510167697.6
申请日：2015-04-09
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/49 , H01L29/78 , H01L21/336
CPC classification number: H01L29/7816 , H01L29/4958 , H01L29/66704 , H01L29/7825
Abstract: 本发明提供一种SiC-LDMOS功率表器件及其制备方法，包括：P-型衬底；P型外延层；N型外延层；第一沟槽，形成于所述N型外延层之中；绝缘层，填充于所述第一沟槽之内；多个N型多晶硅层，自下而上间隔分布于所述绝缘层中；所述第一沟槽的一侧形成有P-型阱，所述P-型阱中形成有N+型源区及与所述N+型源区相连的P+型层，所述N+型源区表面形成有源极金属，所述N+型源区与所述第一沟槽之间的表面形成有绝缘栅以及栅金属层；所述第一沟槽的另一侧形成有N+型漏区，所述N+型漏区表面形成有漏极金属。本发明可以提高器件耐压，在器件导通时，可以极大的提高漂移区电流，降低器件的导通电阻，提高器件的功率因子。
-
公开(公告)号：CN105206689A
公开(公告)日：2015-12-30
申请号：CN201510599022.9
申请日：2015-09-18
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L31/028 , H01L31/10 , H01L31/108
CPC classification number: H01L31/028 , H01L31/10 , H01L31/108
Abstract: 本发明提供一种基于薄膜半导体-石墨烯异质结的光电探测器制备方法，包括步骤：首先，提供一衬底，在所述衬底表面两侧生长金属电极；然后在所述衬底及金属电极表面生长薄膜半导体层；接着，去除部分薄膜半导体层，暴露出其中一侧的金属电极以及部分衬底；接着在整个结构表面形成石墨烯层；最后，去除所述薄膜半导体层表面多余的石墨烯层，剩下的石墨烯层与所述薄膜半导体层接触，形成异质结。本发明通过ALD技术生长薄膜半导体与石墨形成异质结作为光电探测器的有源区，该结构可以制备在任意半导体、绝缘体、甚至柔性衬底上，易于硅基集成，且有效节约了工艺成本。
-
公开(公告)号：CN105129788A
公开(公告)日：2015-12-09
申请号：CN201510599025.2
申请日：2015-09-18
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: C01B31/04
Abstract: 本发明提供一种水基ALD诱使的可逆N型石墨烯制备方法，包括步骤：首先，提供一衬底，在所述衬底表面形成石墨烯层；然后将生长有所述石墨烯层的衬底置于ALD腔体中，并将所述ALD腔体温度升至设定值，并通入至少一个循环的去离子水，提高吸附在所述石墨烯层表面的H2O/O2分子对中H2O的浓度，从而使H2O/O2分子对中O2的浓度相对降低，形成N型石墨烯层。本发明的水基ALD诱使的可逆N型石墨烯制备方法，不会破坏石墨烯晶体结构，易于硅基集成，简单高效，且该法制备的N型石墨烯层具有可逆性，在高温退火下可被修复形成P型石墨烯层或本征石墨烯层。
-
Patent Agency Ranking
公开(公告)号：CN102969244B
公开(公告)日：2015-03-25
申请号：CN201210533291.1
申请日：2012-12-11
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/331 , H01L29/739
Abstract: 本发明提供一种SJ-IGBT器件结构及其制作方法，包括以下步骤：提供一衬底；在该衬底上形成漂移区并在该漂移区预设源端和漏端；提供一设有若干第一窗口的第一掩膜版，所述第一窗口的宽度沿源端到漏端方向依次增大；自上述第一窗口向所述漂移区进行N型离子注入；退火，在该漂移区形成离子浓度呈线性增加的N型漂移区；提供一设有若干第二窗口的第二掩膜版；自该第二窗口向所述N型漂移区进行P型离子注入，P型柱区离漏极区有一定距离，退火后形成间隔的P柱和N柱；最后形成沟道、源区、漏区和栅区域。本发明使N柱的浓度从源端到漏端逐渐增加，消除漂移区剩余电荷，由于P柱离漏极有一定的距离，因此降低了漂移区电荷不平衡对器件性能的影响，提高可靠性。
-
公开(公告)号：CN103985741A
公开(公告)日：2014-08-13
申请号：CN201410250193.6
申请日：2014-06-06
Applicant: 中国科学院上海微系统与信息技术研究所
CPC classification number: H01L29/7606 , H01L29/66037
Abstract: 本发明提供一种基于ALD的石墨烯基热电子晶体管及其制备方法，包括步骤：1)提供一重掺杂N型Si，在其表面两侧生长发射区电极；2)在所述重掺杂N型Si表面热氧化形成第一势垒；3)在所述第一势垒表面形成单层石墨层作为基区，并在其表面两侧形成基区电极；4)利用ALD工艺在所述单层石墨烯表面的基区电极之间形成第二势垒，并在第二势垒表面形成金属集电区。本发明通过制备单层石墨烯作为基区，利用石墨烯准弹道传输的性能，结合热电子的隧穿特性使热电子器件的性能更好；而利用ALD在单层石墨烯表面生长的高k金属氧化物势垒厚度可控且无针孔，质量好。另外，本发明提供制备方法具有制备精确、制备工艺流程简单、产量高的优点。
-
公开(公告)号：CN103715195A
公开(公告)日：2014-04-09
申请号：CN201310736928.1
申请日：2013-12-27
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/092 , H01L29/423 , H01L29/10 , H01L21/8238 , H01L21/285 , B82Y40/00
Abstract: 本发明涉及一种全环栅CMOS场效应晶体管和制备方法，其特征在于所述硅衬底或SOI衬底上生长有n型横向三维单片集成的高迁移率纳米线阵列和p型横向三维单片集成的高迁移率纳米线阵列；所述n型横向三维单片集成的高迁移率纳米线阵列和p型横向三维单片集成的高迁移率纳米线阵列间隔排列。包括硅或SOI衬底，利用ALD技术实现纳米线周围栅介质和金属栅极材料全包围，制备横向三维p型和n型单片集成纳米线阵列，得到全环栅CMOS场效应晶体管。本发明能够满足10nm以下技术节点对器件性能提出的高要求，为大规模集成电路中的10nm以下技术节点提供技术积累和技术支撑。
-
公开(公告)号：CN103594517A
公开(公告)日：2014-02-19
申请号：CN201310505168.3
申请日：2013-10-24
Applicant: 中国科学院上海微系统与信息技术研究所 , 于利希研究中心股份有限公司
IPC: H01L29/78 , H01L29/06 , H01L29/423
Abstract: 本发明提供一种多栅SOI-LDMOS器件结构，包括：SOI衬底，包括硅衬底、埋氧层及顶硅层；有源区，形成于所述顶硅层中，包括依次相连的源区、沟道区、漂移区、浅掺杂漏区、及漏区；多晶硅栅，包括结合于所述沟道区表面的栅氧层及多晶硅层，所述多晶硅栅被至少一个介质层隔成至少两个短栅结构，且对应所述介质层下方的沟道区中形成有与所述沟道区掺杂类型相反的重掺杂区域。本发明的多栅SOI-LDMOS器件结构，有较高的击穿电压，跨导特性较好，正向导通电阻较小，自热效应较低等特点；由于短栅之间存在与沟道掺杂类型相反的重掺杂区域，当器件受到辐照时，这些重掺杂区域相当于复合中心，为辐照产生的电子空穴对提供了大量的复合中心，从而提高器件整体的抗辐照性能。
-
公开(公告)号：CN102082144B
公开(公告)日：2013-03-20
申请号：CN201010532715.3
申请日：2010-11-04
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/02 , H01L27/12 , H01L29/739 , H01L29/06 , H01L21/84
CPC classification number: H01L27/1203 , H01L21/84 , H01L27/0255
Abstract: 本发明公开了一种SOI电路中的ESD保护结构及其制作方法，该结构包括SOI衬底以及位于SOI衬底上的栅控二极管ESD保护器件，其中，所述栅控二极管ESD保护器件包括：正极、负极、沟道、栅介质层和栅极；所述正极和负极分别位于沟道两端，所述栅介质层和栅极依次位于沟道之上；所述沟道由N型区和P型区组成，且所述N型区与P型区形成纵向的PN结结构。本发明通过离子注入形成纵向大面积PN结进行ESD设计，大大增加了PN结面积，提高了大电流释放能力，实现了与体硅ESD电路相媲美的集成度，改善了SOI电路中ESD的鲁棒性。其制造工艺成本低，与传统SOI电路完全兼容。
-
-
-
-
-
-
-
-
-
Search Results
161
records
(took 0.097 seconds)
