公开(公告)号：CN102098028A

公开(公告)日：2011-06-15

申请号：CN201010507239.X

申请日：2010-10-14

Applicant: 中国科学院上海微系统与信息技术研究所 ,  上海新傲科技股份有限公司

Inventor： 黄晓橹 ,  伍青青 ,  魏星 ,  陈静 ,  张苗 ,  王曦

IPC: H03K3/02 ,  H01L27/12 ,  H01L29/04 ,  H01L29/78 ,  H01L21/84

Abstract: 本发明公开了一种基于混合晶向SOI工艺的CMOS环形振荡器及制备方法，该振荡器包括：SOI衬底以及制作在SOI衬底上的CMOS器件；所述CMOS器件包括：NMOS器件和PMOS器件；所述NMOS器件的沟道采用(100)晶面硅材料，所述PMOS器件的沟道采用(110)晶面硅材料。该器件可以通过在混合晶向的SOI衬底上开设窗口外延底层硅，从而在(100)晶面的顶层硅和(110)外延硅层上分别制作NMOS器件和PMOS器件。本发明可以减少CMOS环形振荡器中CMOS晶体管宽度，增大集成密度，降低非门传输延迟时间，增大振荡频率。

公开(公告)号：CN102082144A

公开(公告)日：2011-06-01

申请号：CN201010532715.3

申请日：2010-11-04

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 黄晓橹 ,  魏星 ,  程新红 ,  陈静 ,  张苗 ,  王曦

IPC: H01L27/02 ,  H01L27/12 ,  H01L29/739 ,  H01L29/06 ,  H01L21/84

CPC classification number: H01L27/1203 ,  H01L21/84 ,  H01L27/0255

Abstract: 本发明公开了一种SOI电路中的ESD保护结构及其制作方法，该结构包括SOI衬底以及位于SOI衬底上的栅控二极管ESD保护器件，其中，所述栅控二极管ESD保护器件包括：正极、负极、沟道、栅介质层和栅极；所述正极和负极分别位于沟道两端，所述栅介质层和栅极依次位于沟道之上；所述沟道由N型区和P型区组成，且所述N型区与P型区形成纵向的PN结结构。本发明通过离子注入形成纵向大面积PN结进行ESD设计，大大增加了PN结面积，提高了大电流释放能力，实现了与体硅ESD电路相媲美的集成度，改善了SOI电路中ESD的鲁棒性。其制造工艺成本低，与传统SOI电路完全兼容。

公开(公告)号：CN101997000A

公开(公告)日：2011-03-30

申请号：CN201010264004.2

申请日：2010-08-24

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 黄晓橹 ,  陈静 ,  张苗 ,  王曦

IPC: H01L27/108 ,  H01L21/8242

Abstract: 本发明公开了一种具有扩展型沟槽的DRAM结构及其制作方法，该结构包括NMOS晶体管和与其源极相连的沟槽电容器，该沟槽电容器包括半导体衬底、交替排列的N型SiGe层和N型Si层、沟槽、电介质层和多晶硅层，沟槽位于交替排列的N型SiGe层和N型Si层内，深入至半导体衬底，其侧壁剖面为梳齿形，交替排列的N型SiGe层和N型Si层作为沟槽电容器的下极板，电介质层位于沟槽内壁表面，多晶硅层填充于沟槽内作为沟槽电容器的上极板；在交替排列的N型SiGe层和N型Si层之上还制备有P型Si层，所述NMOS晶体管制作于该P型Si层上。本发明方法用掺杂和外延技术交替生长N型SiGe层和N型Si层并用选择性刻蚀制作出梳齿形的侧壁，改进了DRAM中深槽式电容器的结构，简化了制作工艺。

公开(公告)号：CN101916726A

公开(公告)日：2010-12-15

申请号：CN201010220198.6

申请日：2010-07-06

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 陈静 ,  罗杰馨 ,  伍青青 ,  肖德元 ,  王曦

IPC: H01L21/336 ,  H01L21/3205 ,  H01L29/78

CPC classification number: H01L29/78654 ,  H01L29/78612

Abstract: 本发明公开了一种抑制SOI浮体效应的MOS结构的制作方法。本发明方法制作的SOI MOS结构，其有源区包括：体区、N型源区、N型漏区、重掺杂P型区；其N型源区由硅化物和与之相连的N型Si区两部分组成；所述重掺杂P型区位于硅化物与绝缘埋层之间，并分别与硅化物、体区、绝缘埋层及浅沟槽隔离结构相接触。制作时先通过离子注入的方法形成重掺杂P型区，再在源区的部分表面形成一层金属，通过热处理使金属与其下的Si材料反应生成硅化物。本发明通过硅化物与下方的重掺杂P区形成欧姆接触，释放SOI MOS器件在体区积累的空穴，从而抑制SOI MOS器件的浮体效应，并具有不增加芯片面积，制造工艺简单与常规CMOS工艺相兼容等优点。

公开(公告)号：CN101726274A

公开(公告)日：2010-06-09

申请号：CN200910199726.1

申请日：2009-12-01

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 陈静 ,  伍青青 ,  罗杰馨 ,  肖德元 ,  王曦

IPC: G01B21/02 ,  G01R31/26

Abstract: 本发明提供一种确定MOSFET器件BSIM模型参数宽度偏移量Wint的方法。首先利用半导体参数测试仪测量至少3个拥有相同沟道长度、不同沟道宽度的MOSFET器件的Ids-Vds输出特性；然后求出漏极电流Ids对漏极电压Vds的二阶导数Ids″；通过延长Ids″与MOSFET沟道设计宽度Wdrawn的曲线便可容易得到准确的MOSFET器件的宽度偏移量Wint。

公开(公告)号：CN101719500A

公开(公告)日：2010-06-02

申请号：CN200910199722.3

申请日：2009-12-01

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 肖德元 ,  王曦 ,  张苗 ,  陈静 ,  薛忠营

IPC: H01L27/092 ,  H01L29/78 ,  H01L29/10 ,  H01L29/423 ,  H01L29/16

CPC classification number: H01L27/1203 ,  H01L21/823807 ,  H01L21/84 ,  H01L27/0688 ,  H01L29/42392 ,  H01L29/78696

Abstract: 本发明公开了一种混合材料反型模式全包围栅CMOS场效应晶体管，其包括：具有第一沟道的PMOS区域、具有第二沟道的NMOS区域及栅区域，其特征在于：所述的第一沟道及第二沟道的横截面均为腰形(跑道形)，且具有不同的半导体材料，所述的第一沟道为n型Ge材料，所述的第二沟道为p型Si材料；栅区域将所述第一沟道及第二沟道的表面完全包围；在PMOS与NMOS区域之间、PMOS区域或NMOS区域与Si衬底之间均有埋层氧化层将它们隔离。本器件结构简单、紧凑，集成度高，在反型工作模式下，采用混合材料的沟道、跑道形全包围栅结构、高介电常数栅介质和金属栅，具备高载流子迁移率，可避免多晶硅栅耗尽及短沟道效应等。

公开(公告)号：CN101719499A

公开(公告)日：2010-06-02

申请号：CN200910199721.9

申请日：2009-12-01

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 肖德元 ,  王曦 ,  张苗 ,  陈静 ,  薛忠营

IPC: H01L27/092 ,  H01L29/78 ,  H01L29/10 ,  H01L29/423 ,  H01L29/16

CPC classification number: H01L21/84 ,  H01L21/823807 ,  H01L21/823821 ,  H01L27/12 ,  H01L29/42392 ,  H01L29/78696

Abstract: 本发明公开了一种混合材料积累型圆柱体全包围栅CMOS场效应晶体管，其包括：具有p沟道的PMOS区域、具有n沟道的NMOS区域及栅区，其特征在于：所述的p沟道及n沟道均为圆柱体，且具有不同的半导体材料，所述的p沟道为Ge材料，所述的n沟道为Si材料；栅区域将所述p沟道及n沟道的表面完全包围；在PMOS与NMOS区域之间、PMOS区域或NMOS区域与Si衬底之间均有埋层氧化层将它们隔离。本器件结构简单、紧凑，集成度高，在积累工作模式下，电流流过整个圆柱形的沟道，具备高载流子迁移率，低低频器件噪声，并可避免多晶硅栅耗尽及短沟道效应，增大了器件的阈值电压。

公开(公告)号：CN1828913A

公开(公告)日：2006-09-06

申请号：CN200610023694.6

申请日：2006-01-26

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 孙佳胤 ,  陈静 ,  王曦

IPC: H01L27/12

Abstract: 本发明涉及一种用于氮化镓外延生长的衬底材料，其特征在于(1)所述的材料为绝缘体上的硅材料或具有单晶硅—绝缘埋层—单晶硅的三层复合结构的衬底材料；(2)顶层的硅被刻蚀成独立的硅岛且硅岛下面保留一部分的绝缘埋层；硅岛各平行边之间的垂直距离小于外延氮化镓厚度的两倍；硅岛下面绝缘埋层剩余部分的截面积S2小于硅岛面积S1/4，而大于S1/25；本发明的图形化衬底材料具有大尺寸、低成本优点，可提高吸收异质外延的应力，提高外延生长的GaN晶体的质量。

公开(公告)号：CN1184697C

公开(公告)日：2005-01-12

申请号：CN03115424.7

申请日：2003-02-14

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 董业民 ,  王曦 ,  陈猛 ,  陈静 ,  王湘

IPC: H01L29/786 ,  H01L21/336

Abstract: 本发明提出了一种准绝缘体上的硅(SOI)金属-氧化物-半导体场效应晶体管(MOSFET)器件的新结构及实现方法。其特征在于源漏区下方埋氧是连续的；而沟道区下方的埋氧是非连续的。采用注氧隔离技术来实现的艺过程是：(1)在半导体衬底中注入低于最优剂量的离子；(2)在器件沟道区光刻生成掩模；(3)在源漏区第二次注入离子，使源漏区注入的总剂量达到最优剂量；高温退火后在源漏区下方形成连续埋氧，沟道区下方形成非连续的埋氧；(4)常规CMOS技术完成器件制作。由于沟道下方的埋氧是非连续的，沟道和硅衬底之间电耦合，从而克服了SOI MOSFET器件的浮体效应和自热效应二大固有缺点。

公开(公告)号：CN1431701A

公开(公告)日：2003-07-23

申请号：CN03115426.3

申请日：2003-02-14

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 董业民 ,  王曦 ,  陈猛 ,  王湘 ,  陈静 ,  林梓鑫

IPC: H01L21/76 ,  H01L21/84

Abstract: 本发明提出了一种同时形成图形化埋氧和器件浅沟槽隔离的方法。其特征在于将图形化绝缘体上的硅(SOI)材料的制备工艺和半导体器件的浅沟槽隔离(STI)工艺结合起来；在形成STI的过程中完成图形化SOI材料的制备。主要工艺步骤包括依次包括在半导体衬底中光刻出将形成的SOI区域及其四周的沟槽；离子注入；高温退火；填充沟槽，CMP抛光，腐蚀Si3N4掩模等。本发明的方法消除了常规图形化SOI材料中体硅与掩埋绝缘层之间过渡区的应力，改善了图形化SOI材料的质量；同时减少了器件STI隔离的工艺步骤。