-
公开(公告)号：CN112465108B
公开(公告)日：2022-07-22
申请号：CN202011251753.1
申请日：2020-11-11
Applicant: 上海交通大学
Abstract: 本发明公开了一种面向存算一体平台的神经网络编译方法，涉及存算一体领域，包括以下步骤：解析神经网络模型，映射成以计算节点描述的中间表示；进行计算图优化；转换成算子级中间表示；进行算子任务划分并与硬件基本单元绑定；进行算子级优化，减少读取不连续内存的次数和权重映射的次数。本发明根据存算一体计算的特点优化计算流图和神经网络算子，减少图级算子间的中间结果写回的开销，减少了在存算资源不足时需要重新映射权重的次数。
-
公开(公告)号：CN114418072A
公开(公告)日：2022-04-29
申请号：CN202210104656.2
申请日：2022-01-28
Applicant: 上海交通大学
Abstract: 本发明公开了一种面向多核忆阻器存算一体平台的卷积算子映射方法，涉及忆阻器存算一体平台技术领域。同时考虑输入数据的局部性及核间通信开销，并将总的通信代价作为优化目标，最终得到整体通信开销较小的映射方案。本发明所提出的方法综合考虑了直接读写存储器带来的通信代价与多核同步所带来的通信代价，可有效重复利用输入数据，发挥忆阻器阵列的并行性，得到通信代价较小的映射方案。本发明所提出的方法实现较为简单，可移植性强，可添加于神经网络编译器后端执行，完成面向忆阻器存算一体平台的卷积算子映射。
-
公开(公告)号：CN113821981A
公开(公告)日：2021-12-21
申请号：CN202111171756.9
申请日：2021-10-08
Applicant: 上海交通大学
Abstract: 本发明公开了一种卷积神经网络数据流设计空间分析工具的构建方法和装置，结合硬件特征与计算资源和存储资源的限制，构建面向阵列处理结构的卷积网络数据流设计空间探索方法，为在空间式阵列处理结构上映射卷积神经网络算法提供指导方向。
-
公开(公告)号：CN108537719B
公开(公告)日：2021-10-19
申请号：CN201810253799.3
申请日：2018-03-26
Applicant: 上海交通大学
Abstract: 本发明公开一种提高通用图形处理器性能的系统及方法，所述系统包括：缓存组压力监测表，设置于主流多处理器的片上存储内，用于对每个缓存组的读写次数分别进行记录，根据记录的读写次数周期性地更新每个缓存组的压力状态；访问目标块仲裁单元，用于根据缓存组的压力状态及重映射表对访问请求进行仲裁，于压力大的缓存组请求寻找支援组时，搜索支援组，根据所述缓存组压力监测表得到搜索结果，进而于重映射表中建立该压力大缓存组与支援组的映射关系；重映射表，设置于主流多处理器的片上存储内，用于记录每一个高频访问缓存组与支援组的映射关系，并通过改变有效状态位来解除该映射，通过本发明，可提高改善GPU的片上资源效率。
-
公开(公告)号：CN113223588A
公开(公告)日：2021-08-06
申请号：CN202110656014.9
申请日：2021-06-11
Applicant: 上海交通大学
Abstract: 本发明提供了本发明提供了一种位线电压读取装置，包括：第一门控偏斜反相器，与位线连通，用于检测位线电压由1/2VDD到VDD变化的情形，并输出电压，当位线电压变化时，输出电压由VDD翻转为零；第二门控偏斜反相器，与位线连通，用于检测位线电压从1/2VDD到零的变化情形，并输出电压，当位线电压变化时，输出电压由零翻转为VDD；时间数字转换电路，与第一门控偏斜反相器和第二门控偏斜反相器连通，用于检测第一门控偏斜反相器和第二门控偏斜反相器的输出电压的翻转时间，以检测正在被访问的一行存储单元中的在访问开始前的初始电压和数据保持时间。本发明通过读取位线电压上的变化从而检测与位线连接的存储单元的数据保持时间。
-
Patent Agency Ranking
公开(公告)号：CN113113064A
公开(公告)日：2021-07-13
申请号：CN202110518201.0
申请日：2021-05-12
Applicant: 上海交通大学
IPC: G11C11/4074 , G11C11/4094
Abstract: 本发明公开了一种SRAM存储单元电路，包括第一反相器以及第二反相器，所述第一反相器与所述第二反相器构成一负反馈电路以降低漏电流。本发明的电路中第一PMOS管、第三PMOS管、第一NMOS管和第三NMOS管构成的第一反相器，相比于传统的反相器，第三PMOS管和第三NMOS管能够在确保反相功能的前提下将漏电路径置于深度截止的状态，从而将漏电流降低两到三个数量级。类似的，第二PMOS管、第四PMOS管、第二NMOS管和第四NMOS管构成的第二反相器，相比于传统反相器具有更低的静态功耗。第一反相器和第二反相器形成反馈结构，可以存储相反的数据，并显著降低整体存储单元的静态功耗。
-
公开(公告)号：CN110224759B
公开(公告)日：2021-03-26
申请号：CN201910591044.9
申请日：2019-07-02
Applicant: 上海交通大学
Abstract: 本发明公开了一种光发射器，包括：电流模逻辑驱动模块、调制器和端接模块；采用直接耦合方式将电流模逻辑驱动模块与调制器的输入端连接，电流模逻辑驱动模块用于产生并输出高速差分驱动信号；采用直接耦合方式将调制器的输出端与端接模块的输入端连接；调制器用于根据接收到的高速差分驱动信号对其光信号进行调制得到经调制的光信号并输出；端接模块用于将接收到的高速差分驱动信号进行远端阻抗匹配。本发明具有节约硬件成本，降低直流功耗、减小电路设计复杂度利于高密度多通道的集成设计的优点。
-
公开(公告)号：CN112465108A
公开(公告)日：2021-03-09
申请号：CN202011251753.1
申请日：2020-11-11
Applicant: 上海交通大学
Abstract: 本发明公开了一种面向存算一体平台的神经网络编译方法，涉及存算一体领域，包括以下步骤：解析神经网络模型，映射成以计算节点描述的中间表示；进行计算图优化；转换成算子级中间表示；进行算子任务划分并与硬件基本单元绑定；进行算子级优化，减少读取不连续内存的次数和权重映射的次数。本发明根据存算一体计算的特点优化计算流图和神经网络算子，减少图级算子间的中间结果写回的开销，减少了在存算资源不足时需要重新映射权重的次数。
-
公开(公告)号：CN112463717A
公开(公告)日：2021-03-09
申请号：CN202011221019.0
申请日：2020-11-05
Applicant: 上海交通大学
IPC: G06F15/78
Abstract: 本发明公开了一种粗粒度可重构架构下条件分支实现方法，涉及粗粒度可重构架构领域，在CGRA线上的数据流包括数据位和分支位，首先进行分支发散，然后根据条件判断确定分支位，根据分支位确定分支是否执行，最后进行分支合并。本发明基于发散汇聚的分支实现方法，解决粗粒度可重构处理阵列分支执行能力不足的问题，采用多种发散方式优化嵌套分支的执行，解决嵌套分支执行的控制流复杂的问题，本发明的条件分支实现方法，性能得到提高，功耗显著降低。
-
公开(公告)号：CN111951848A
公开(公告)日：2020-11-17
申请号：CN202010832159.5
申请日：2020-08-18
Applicant: 上海交通大学
IPC: G11C11/408 , G11C11/4094 , G11C11/4097
Abstract: 本发明提供例了一种嵌入式动态随机存储器增益单元及其操作方法，增益单元包括写传输晶体管，第一读传输晶体管、第二读传输晶体管和写耦合晶体管，以及写字线、写位线、读字线、读位线、写耦合控制线；写传输晶体管的栅极连接写字线；第二读传输晶体管的栅极连接电荷存储节点，源极或漏极中的一极连接固定电位；写耦合晶体管的源极与漏极连接写耦合控制线，写耦合晶体管的栅极连接电荷存储节点。增益单元增大了存储节点的等效寄生电容；在写操作时，偏向性的增强关键数据的强度，而不破坏非关键数据的强度，在相同的电源电压下，写入的0和1具有更大的电压差；具有高数据保持时间及低刷新频率的特点。
-
-
-
-
-
-
-
-
-
Search Results
160
records
(took 0.027 seconds)
