-
公开(公告)号：CN113312023B
公开(公告)日：2022-03-18
申请号：CN202110728989.8
申请日：2021-06-29
Applicant: 上海交通大学
Abstract: 本发明提供了一种光电混合乘法器，包括：部分积产生模块对输入的乘数进行乘积运算，并输出乘积运算结果；光脉冲产生模块产生光脉冲；列累加模块接收乘积运算结果，作为控制信号，同时接收光脉冲，根据控制信号决定是否对光脉冲进行延时，并输出光脉冲；进位累加模块接收列累加模块输出的光脉冲，根据进位信号决定是否对光脉冲进行延时以及决定延时时间，并输出光脉冲；光电转换模块接收进位累加模块输出的光脉冲，并将其转换为相应的电脉冲信号；进位产生模块接收电脉冲信号，根据电脉冲信号到达的时间判断光脉冲延时的个数以得到累加运算的结果，并产生进位信号。本发明采用光器件和电器件混合进行乘法计算，以提高乘法器的性能并降低功耗。
-
公开(公告)号：CN110365327B
公开(公告)日：2020-11-13
申请号：CN201910646634.7
申请日：2019-07-17
Applicant: 上海交通大学
IPC: H03K19/0175 , H03K19/003
Abstract: 本发明提供一种差分时钟树电路，包括级联的第N‑1个高速缓冲器和第N个高速缓冲器，以及时序调节单元，所述时序调节单元用于调节所述第N‑1个高速缓冲器的时序，所述第N个高速缓冲器用于将调节时序后的第N‑1个高速缓冲器输出的衰减时钟信号恢复为正常的时钟信号，其中N为大于1的整数。本发明能够保证时钟同步、降低误码率，提高集成电路芯片之间的互联速率。
-
公开(公告)号：CN113312023A
公开(公告)日：2021-08-27
申请号：CN202110728989.8
申请日：2021-06-29
Applicant: 上海交通大学
Abstract: 本发明提供了一种光电混合乘法器，包括：部分积产生模块对输入的乘数进行乘积运算，并输出乘积运算结果；光脉冲产生模块产生光脉冲；列累加模块接收乘积运算结果，作为控制信号，同时接收光脉冲，根据控制信号决定是否对光脉冲进行延时，并输出光脉冲；进位累加模块接收列累加模块输出的光脉冲，根据进位信号决定是否对光脉冲进行延时以及决定延时时间，并输出光脉冲；光电转换模块接收进位累加模块输出的光脉冲，并将其转换为相应的电脉冲信号；进位产生模块接收电脉冲信号，根据电脉冲信号到达的时间判断光脉冲延时的个数以得到累加运算的结果，并产生进位信号。本发明采用光器件和电器件混合进行乘法计算，以提高乘法器的性能并降低功耗。
-
公开(公告)号：CN110266396B
公开(公告)日：2020-08-25
申请号：CN201910543552.X
申请日：2019-06-21
Applicant: 上海交通大学
IPC: H04B10/67
Abstract: 本发明提供了一种光学PAM‑4信号接收机和全光量化方法，该信号接收机包括：光功率分路模块，用于将接收到的PAM‑4光信号按照3:2:1的比例分成三路并输出；光电转换模块，用于将接收到的分路光信号分别转换为电流信号并输出；放大模块，用于分别放大接收到的所述电流信号并将放大后的所述电流信号分别以电压信号的形式输出；串行器，用于将接收到的所述电压信号以串行电平信号的形式输出；比较器，用于根据预设阈值电压将接收到的所述串行电平信号转换为二进制代码并输出；以及译码器，用于将接收到的所述二进制代码转换为PAM‑4数字信号。本发明可以显著降低接收机电路设计的复杂度，并且可以有效避免基于T1‑ADC接收机中普遍存在的高功耗问题。
-
公开(公告)号：CN110311735A
公开(公告)日：2019-10-08
申请号：CN201910590459.4
申请日：2019-07-02
Applicant: 上海交通大学
IPC: H04B10/50 , H04B10/516
Abstract: 本发明公开了一种光发射器，应用于光电互连接口系统中，其包括：互相连接的电芯片和光芯片；电芯片包括：驱动器模块和匹配模块；驱动器模块用于产生驱动信号并向光芯片传输；光芯片用于根据驱动信号对光信号进行调制得到调制信号并输出；匹配模块用于对经光芯片输出的驱动信号进行阻抗匹配。本发明具有光发射器的器件选择不受限和阻抗匹配精度较高的优点。
-
Patent Agency Ranking
公开(公告)号：CN110266396A
公开(公告)日：2019-09-20
申请号：CN201910543552.X
申请日：2019-06-21
Applicant: 上海交通大学
IPC: H04B10/67
Abstract: 本发明提供了一种光学PAM-4信号接收机和全光量化方法，该信号接收机包括：光功率分路模块，用于将接收到的PAM-4光信号按照3:2:1的比例分成三路并输出；光电转换模块，用于将接收到的分路光信号分别转换为电流信号并输出；放大模块，用于分别放大接收到的所述电流信号并将放大后的所述电流信号分别以电压信号的形式输出；串行器，用于将接收到的所述电压信号以串行电平信号的形式输出；比较器，用于根据预设阈值电压将接收到的所述串行电平信号转换为二进制代码并输出；以及译码器，用于将接收到的所述二进制代码转换为PAM-4数字信号。本发明可以显著降低接收机电路设计的复杂度，并且可以有效避免基于T1-ADC接收机中普遍存在的高功耗问题。
-
公开(公告)号：CN113220268B
公开(公告)日：2022-08-02
申请号：CN202110654049.9
申请日：2021-06-11
Applicant: 上海交通大学
Abstract: 本发明提供了一种光电混合乘累加计算结构，包括：点乘运算单元，用于对输入的多对数值中的每对数值分别进行点乘计算，并且得到多个点乘结果，所述点乘运算单元由电路完成；累加计算单元，对多个所述点乘结果进行累加，所述累加计算单元由光电混合器件在时域上完成。该结构结合了电学器件易于实现点乘逻辑运算，光信号传播速度快、延时短的特点可以实现高运算速度的时域乘累加运算。同时，本发明在光路上实现累加运算，避免了当前光计算技术中需要多次电‑光‑电的转换和需要在电路端完成累加操作的低效率问题，即使用了光电混合集成技术，对输入的数值进行点乘计算和累加计算，并且提高性能和降低功耗。
-
公开(公告)号：CN110224759B
公开(公告)日：2021-03-26
申请号：CN201910591044.9
申请日：2019-07-02
Applicant: 上海交通大学
Abstract: 本发明公开了一种光发射器，包括：电流模逻辑驱动模块、调制器和端接模块；采用直接耦合方式将电流模逻辑驱动模块与调制器的输入端连接，电流模逻辑驱动模块用于产生并输出高速差分驱动信号；采用直接耦合方式将调制器的输出端与端接模块的输入端连接；调制器用于根据接收到的高速差分驱动信号对其光信号进行调制得到经调制的光信号并输出；端接模块用于将接收到的高速差分驱动信号进行远端阻抗匹配。本发明具有节约硬件成本，降低直流功耗、减小电路设计复杂度利于高密度多通道的集成设计的优点。
-
公开(公告)号：CN110365327A
公开(公告)日：2019-10-22
申请号：CN201910646634.7
申请日：2019-07-17
Applicant: 上海交通大学
IPC: H03K19/0175 , H03K19/003
Abstract: 本发明提供一种差分时钟树电路，包括级联的第N-1个高速缓冲器和第N个高速缓冲器，以及时序调节单元，所述时序调节单元用于调节所述第N-1个高速缓冲器的时序，所述第N个高速缓冲器用于将调节时序后的第N-1个高速缓冲器输出的衰减时钟信号恢复为正常的时钟信号，其中N为大于1的整数。本发明能够保证时钟同步、降低误码率，提高集成电路芯片之间的互联速率。
-
公开(公告)号：CN113568471B
公开(公告)日：2024-03-15
申请号：CN202110866386.4
申请日：2021-07-29
Applicant: 上海交通大学
Abstract: 本发明提供了一种光电混合的加法器，包括：比特操作模块进行加法计算，输出计算结果；脉冲产生模块产生光脉冲；时域加法模块接收计算结果，接收脉冲产生模块产生的光脉冲，时域加法模块根据控制信号决定是否对光脉冲进行延时以及延时时间并输出光脉冲；光电转换模块接收光脉冲，将光脉冲转换为电脉冲；运算处理模块接收电脉冲，根据电脉冲到达的时间判断光脉冲延时的个数以得到累加运算结果；其中：脉冲产生模块、时域加法模块和光电转换模块均为光器件，比特操作模块和运算处理模块均为电器件。本发明使用电器件实现操作数的加法计算，使用光器件实现多位操作数同时相加的功能，光器件和电器件结合达到低延迟，复杂度低，提高功耗的功能。
-
-
-
-
-
-
-
-
-
Search Results
15
records
(took 0.015 seconds)
