存算单元及存内计算电路
    1.
    发明公开

    公开(公告)号:CN116798475A

    公开(公告)日:2023-09-22

    申请号:CN202210247955.1

    申请日:2022-03-14

    Abstract: 本发明提供了一种存算单元及存内计算电路,包括:6T SRAM单元,用于存储数字域的权重数据;若干个或非门,每个所述或非门的第一输入端均连接所述6T SRAM单元的权重点,每个所述或非门的第二输入端分别接收数字域的输入数据,每个所述或非门的输出端输出该或非门接收的所述输入数据和所述权重数据的部分积。本发明可以在数字域内进行近似乘法计算,以使得计算电路具有高性能、低功耗和高鲁棒性的优势。

    一种基于近似计算的高能效SRAM存内计算电路和方法

    公开(公告)号:CN116543807A

    公开(公告)日:2023-08-04

    申请号:CN202210085604.5

    申请日:2022-01-25

    Abstract: 本发明提供一种基于近似计算的高能效SRAM存内计算电路,包括:SRAM存内计算阵列,其包括多个排成阵列的SRAM单元,每个SRAM单元内部集成若干数量可调的两输入NOR门;在SRAM存内计算阵列内,能够在一个周期内完成多比特乘法计算需要的全部部分积;近似乘法器,若干个排成一行的SRAM单元配备一个近似乘法器;近存加法器,所有行的近似乘法器的输出作为近存加法树电路的输入;全部部分积经过近似乘法器和近存加法器,输出乘累加结果。本发明以神经网络具有容错性特点为基础,通过融合近似计算与存内计算,设计精度可配置的近似存内乘法器电路,有效降低乘法器内部的电路复杂度,在满足神经网络精度需求的同时,实现性能、能效和集成度的大幅提升。

    亚稳态检测电路
    3.
    发明授权

    公开(公告)号:CN111262562B

    公开(公告)日:2021-08-27

    申请号:CN202010136969.7

    申请日:2020-03-02

    Abstract: 本发明提供了一种亚稳态检测电路,包括:时钟振荡器产生第一时钟信号;窗口产生电路延迟第一时钟信号,以及产生第二时钟信号;第一同步器接收输入信号并对输入信号进行同步,以及检测输入信号是否在第二时钟信号的检测窗口内翻转并输出第一输出信号;第二同步器接收输入信号并对输入信号进行同步,以及检测输入信号是否在第一时钟信号的检测窗口内翻转,并输出第二输出信号;异或门装置的输入端接收第一输出信号和第二输出信号并输出第三输出信号,通过第三输出信号判断输入信号是否将导致所述第一同步器或者所述第二同步器发生亚稳态。该方法能够在亚稳态发生前检测出输入信号可能导致同步器发生亚稳态的情形。

    亚稳态校正方法
    4.
    发明公开

    公开(公告)号:CN111404658A

    公开(公告)日:2020-07-10

    申请号:CN202010224978.1

    申请日:2020-03-26

    Abstract: 本发明提供了一种亚稳态校正方法,包括:求得第一时钟信号和第二时钟信号的第一相位差;判断所述第一相位差是否小于亚稳态窗口;如果小于亚稳态窗口并且连续两次小于亚稳态窗口情形之间的时间间隔小于临界值,延迟第二时钟信号使得所述第一时钟信号和所述第二时钟信号的第二相位差大于亚稳态窗口;延迟后的第二时钟信号连接同步器的输入端。在本发明提供的亚稳态校正方法中,在多时钟域和多电压域信号同步中,通过动态的改变输入同步器的时钟信号的相位,降低未来发生同步信号亚稳态的概率,提升电路的可靠性和性能。

    基于多尺度空间特征提取的高光谱星载分类方法及设备

    公开(公告)号:CN117036925A

    公开(公告)日:2023-11-10

    申请号:CN202210472489.7

    申请日:2022-04-29

    Abstract: 本发明提供一种基于多尺度空间特征提取的高光谱星载分类方法,包括:预处理原始高光谱图像;切片处理所述预处理后的图像,得到若干个图像块;每个所述图像块应用多尺度空间特征提取方法,获得所述图像块中的每个像素的空间特征向量;将所述原始高光谱图像的光谱向量作为光谱特征;将所述空间特征向量与所述光谱特征拼接,获得每个像素的空间‑光谱联合特征向量;使用所述空间‑光谱联合特征向量训练分类模型并进行分类应用。本发明通过分别设计降维、特征表示、特征增强和特征向量组合等计算过程,使得多尺度空间特征提取方法在充分提取空间特征的基础上显著降低了计算复杂度和相应能耗,并且对于图像噪声有着更高的容忍程度。

    一种嵌入式动态随机存储器增益单元及其操作方法

    公开(公告)号:CN111951848B

    公开(公告)日:2023-09-01

    申请号:CN202010832159.5

    申请日:2020-08-18

    Abstract: 本发明提供例了一种嵌入式动态随机存储器增益单元及其操作方法,增益单元包括写传输晶体管,第一读传输晶体管、第二读传输晶体管和写耦合晶体管,以及写字线、写位线、读字线、读位线、写耦合控制线;写传输晶体管的栅极连接写字线;第二读传输晶体管的栅极连接电荷存储节点,源极或漏极中的一极连接固定电位;写耦合晶体管的源极与漏极连接写耦合控制线,写耦合晶体管的栅极连接电荷存储节点。增益单元增大了存储节点的等效寄生电容;在写操作时,偏向性的增强关键数据的强度,而不破坏非关键数据的强度,在相同的电源电压下,写入的0和1具有更大的电压差;具有高数据保持时间及低刷新频率的特点。

    一种基于SRAM单元的全数字域存内近似计算电路

    公开(公告)号:CN116543808A

    公开(公告)日:2023-08-04

    申请号:CN202210087572.2

    申请日:2022-01-25

    Abstract: 本发明提供一种基于SRAM的全数字域存内近似计算电路,包括存算子阵列,所述存算子阵列,包括:SRAM存算电路,所述存算电路包括2n行x列SRAM存算单元,每个周期送入2n个单比特信号,经过所述SRAM存算电路,产生2n个x比特乘法结果;近似加法树,所述近似加法树接受所述2n个x比特乘法结果,将其进行累加求和,输出x+n比特信号。本发明提供一种存内计算电路,其用全数字域的方式进行计算,抗工艺及噪声扰动;无需将SRAM内部存储数据读出即可通过集成在SRAM内部的逻辑门完成单比特的点乘操作,减少了数据访问的延迟和功耗开销;其累加求和部分采用可配精度的近似加法树设计,降低了外围电路的面积开销,同时保证了加法树的求和性能和能效。

    亚稳态校正方法
    8.
    发明授权

    公开(公告)号:CN111404658B

    公开(公告)日:2021-07-16

    申请号:CN202010224978.1

    申请日:2020-03-26

    Abstract: 本发明提供了一种亚稳态校正方法,包括:求得第一时钟信号和第二时钟信号的第一相位差;判断所述第一相位差是否小于亚稳态窗口;如果小于亚稳态窗口并且连续两次小于亚稳态窗口情形之间的时间间隔小于临界值,延迟第二时钟信号使得所述第一时钟信号和所述第二时钟信号的第二相位差大于亚稳态窗口;延迟后的第二时钟信号连接同步器的输入端。在本发明提供的亚稳态校正方法中,在多时钟域和多电压域信号同步中,通过动态的改变输入同步器的时钟信号的相位,降低未来发生同步信号亚稳态的概率,提升电路的可靠性和性能。

    一种计算单核及混合网络可扩展加速器

    公开(公告)号:CN119272833A

    公开(公告)日:2025-01-07

    申请号:CN202411321309.0

    申请日:2024-09-23

    Abstract: 本发明提供计算单核及混合网络可扩展加速器,其选择模块根据网络模型层类别,确定计算单核的计算模式;数据访问模块根据确定的计算模式进行数据读取和传输,得到访问数据;稀疏索引模块根据确定的计算方式对访问数据进行稀疏处理;逻辑控制模块根据计算方式设计计算单元连接方式及数据路径;计算阵列根据计算单元连接方式以及数据路径,完成数据调度和计算执行。本发明的计算单核设计是兼容了CNN和Transformer计算模式的硬件加速架构,其稀疏索引模块同时支持卷积、全连接、注意力的不同稀疏方式,计算阵列适配卷积、全连接、注意力不同计算模式;以该计算单核为基础设计的混合网络可扩展加速器的利用率和计算速度得以有效提高。

    芯片布局方法、装置、设备及存储介质

    公开(公告)号:CN119067041A

    公开(公告)日:2024-12-03

    申请号:CN202310640892.0

    申请日:2023-05-31

    Abstract: 本申请公开了一种芯片布局方法、装置、设备及存储介质,属于计算机技术领域。该方法包括:获取芯片信息、宏单元信息和标准单元信息;通过芯片布局模型,根据芯片信息和宏单元信息,预测宏单元布局策略,宏单元布局策略指示宏单元在芯片的非中心区域的位置;根据芯片信息、标准单元信息和宏单元布局策略,确定标准单元布局策略,标准单元布局策略指示标准单元在芯片的剩余区域中的位置,剩余区域是指芯片中除了宏单元的位置之外的区域;按照宏单元布局策略和标准单元布局策略,生成布局结果,布局结果是指将宏单元和标准单元布局在芯片中的结果。本申请实现了对宏单元和标准单元的合理分布,有利于提高芯片布局结果的性能。

Patent Agency Ranking