基于快闪存储器结构的光敏可控器件

    公开(公告)号:CN103137775A

    公开(公告)日:2013-06-05

    申请号:CN201110397660.4

    申请日:2011-12-03

    Applicant: 南京大学

    Inventor: 闫锋 吴福伟

    Abstract: 基于快闪存储器结构NMOSFET光敏可控器件,包括p型半导体衬底,衬底上设有n型重掺杂的源区和漏区,衬底上依次为隧穿氧化层、电荷存储层、阻挡氧化层和控制栅极,组成快闪存储器结构的NMOSFET光敏可控器件,阻挡氧化层和控制栅极为透明电极。隧穿氧化层厚度约为7nm至10nm,电荷存储层为多晶硅材料,其厚度约为100nm,阻挡氧化层为二氧化硅/氮化硅/二氧化硅三层结构,其厚度分别约为4nm/10nm/5nm,控制栅为多晶硅材料,厚度约为200nm,栅极长度约为0.16微米,宽度约为0.18微米。工作在电信号增大模式下时,首先对光敏器件进行擦除操作,使擦除后光敏器件阈值电压小于其初始阈值,也可工作在电信号减小模式。

    一种低压快速非挥发存储器编程方法

    公开(公告)号:CN102437128A

    公开(公告)日:2012-05-02

    申请号:CN201110393558.7

    申请日:2011-12-02

    Applicant: 南京大学

    Abstract: 基于低压快速非挥发存储器及编程方法,在编程过程中,在控制栅极加正向电压以提供电子注入电场,源极和漏极接地,深N阱接地,控制P阱电压从高到低两段电压的变化来实现器件的编程;在控制栅极加正向电压Vgp以提供电子注入电场,源极接电压Vsp和漏极接电压Vdp,深N阱接电压Vnp,通过控制P阱电压从高到低两段电压的变化来实现器件的编程;P阱所加电压Vp1较高要使底部pn结和源漏pn结都处于正向偏压状态,因底部pn结处于正偏状态,有明显的电子电流会从深N阱向P阱方向移动,同时源漏区也有电子向P阱注入;电子以热电子方式进入浮栅,操作电压较低,而且编程电流大,具有低压快速的编程效果。

    一种基于动态时间延迟积分的图像获取方法及器件

    公开(公告)号:CN101635782B

    公开(公告)日:2011-04-13

    申请号:CN200910184394.X

    申请日:2009-08-19

    Applicant: 南京大学

    Inventor: 闫锋 李想

    Abstract: 一种基于动态时间延迟积分的图像获取方法及器件,由CCD/CMOS感光元件和TDI-CCD组成图像获取器件,通过对CCD/CMOS感光元件所读图像的分析控制TDI-CCD的积分时间,在图像未Blooming之前读出,最后进行图像处理得出景物图像。本发明根据景物图像的实际情况控制TDI-CCD的积分时间,使图像在未Blooming之前读出而不造成图像质量损失,最大限度保证TDI-CCD的积分时间,较好的保留了TDI-CCD的积分时间长的优势,并且得出的图像与景物光强成正比,因此本发明既能防止图像产生Blooming现象,保证图像不失真,又可以提高图像的信噪比。

    一种基于浮栅的2T1C全局快门像素结构及工作方式

    公开(公告)号:CN119767164A

    公开(公告)日:2025-04-04

    申请号:CN202510263577.X

    申请日:2025-03-06

    Applicant: 南京大学

    Abstract: 本发明公开了一种基于浮栅的2T1C全局快门像素结构及工作方式,属于图像传感器领域。所述方法包括:通过采用将全局快门开关管设置在信号收集区上方,不额外占据光电信号收集区的占比,保证了在不损耗光电信号收集区的占比的条件下增加了全局快门的功能;并且本发明所提出的像素结构简约,快门效率高;在高分辨率应用场景中像素尺寸缩小并且不牺牲像素性能的前提下,实现了小尺寸像素单元上的全局快门功能。

    基于复合介质栅光敏探测器的单电子读出电路及方法

    公开(公告)号:CN115361513B

    公开(公告)日:2025-03-07

    申请号:CN202210942472.3

    申请日:2022-08-08

    Applicant: 南京大学

    Inventor: 闫锋 刘泉 马浩文

    Abstract: 本发明公开了一种基于复合介质栅光敏探测器的单电子读出电路及方法。其光敏探测器包括形成在同一衬底上的感光晶体管和读取晶体管,这两个晶体管共用一个复合介质栅,复合介质栅包括底层介质层、电荷耦合层、顶层介质层和控制栅。该读出电路包括相关双采样电路、放大电路和量化电路,相关双采样电路用于对读取晶体管的漏极电流采样,放大电路用于对相关双采样电路输出的电压信号进行放大,量化电路用于对放大电路输出的电压信号进行单比特量化。本发明基于复合介质栅光敏探测器提供一种低噪声、高增益、高帧率的读出电路及其方法,能够实现单电子级别的读出,解决了对高分辨低照度场景的高性能成像问题。

    一种用于实现乘法功能的存-算一体单元及其方法

    公开(公告)号:CN114115801B

    公开(公告)日:2025-03-04

    申请号:CN202111401813.8

    申请日:2021-11-23

    Applicant: 南京大学

    Abstract: 本发明公开了一种用于实现乘法功能的存‑算一体单元。该单元包括在同一P型硅衬底上形成的收集晶体管和读出晶体管;将电压通过控制栅极输入读出晶体管,以控制并调制载流子,作为第一个乘数;收集晶体管的载流子收集区收集载流子并将载流子存储至电荷耦合层,作为第二个乘数;电荷耦合层将载流子作用于读出晶体管的硅衬底,形成乘法运算关系;读出晶体管的载流子读出区以电流的形式输出被第一个乘数和第二个乘数作用后的载流子,作为乘法运算的输出结果。本发明将存‑算一体器件的收集和运算功能按区域分开,在器件收集载流子时有效地保护了读出功能区,可以提升存‑算一体器件的寿命、耐久度以及读出精度。

    一种单光子雪崩二极管器件
    127.
    发明公开

    公开(公告)号:CN119317203A

    公开(公告)日:2025-01-14

    申请号:CN202411452563.4

    申请日:2024-10-17

    Applicant: 南京大学

    Abstract: 一种单光子雪崩二极管器件,包括N型扩散层、P型扩散层,P型外延层、P型衬底、环形P阱区域、深槽隔离区域DTI环、雪崩放大区,所述的深槽隔离区域DTI环底部设置P型衬底,深槽隔离区域DTI环与P型衬底之间的区域设置P型外延层,P型外延层顶部设置P型扩散层,P型扩散层的顶部设置N型扩散层,P型扩散层与N型扩散层的连接处设置雪崩放大区。本发明结构中的环形P阱区域不用连接到最底部的衬底上,极大降低了工艺难度;本发明第一P端与N端之间直接形成贯穿型反应结结构,耗尽区扩大,可提高器件探测效率;本发明第一P端、第二P端之间可通过电压调控实现光电导,为反应结收集更多的光电子,可进一步提高器件探测效率。

    一种基于视网膜成像原理的成像控制方法

    公开(公告)号:CN118574022B

    公开(公告)日:2024-11-12

    申请号:CN202411047663.9

    申请日:2024-08-01

    Applicant: 南京大学

    Abstract: 本发明公开了一种基于视网膜成像原理的成像控制方法,属于成像技术领域。所述方法采用分级降采样策略模拟视网膜成像特点,在保证关注点的分辨率的同时降低整体图像的分辨率,可以大量降低数据存储空间,决策网络对该成像方法的输出结果进行评估和动态观测,且综合考虑了对场景中物体身份、位置和大小的估计损失,以及对下一时刻观测结果的估计损失和决策网络的生成概率与后验概率的差异估计损失,从而准确得到对当前时刻场景的理解以及决定下一时刻的分级降采样策略,并且在网络计算中,该方法可以大量降低计算量,有效减小数据传输带宽和功耗,为应用于边缘端设备提供了可能。

    一种基于朝向特征的图像分类方法
    129.
    发明公开

    公开(公告)号:CN118247549A

    公开(公告)日:2024-06-25

    申请号:CN202410301781.1

    申请日:2024-03-16

    Applicant: 南京大学

    Abstract: 本发明公开了一种基于朝向特征的图像分类方法。该方法包括如下步骤:对图像进行灰度化并重塑为225*225的像素规模;使用4个3*3的朝向算子分别与原始步骤S1重塑后图像中的3*3切片求余弦相似度,得到4个75*75大小的相似度矩阵;对每个相似度矩阵进行单阈值掩蔽;对4个通道计算余弦相似度得到的朝向特征信息进行特征融合;将融合得到的特征图送入骨干网络进行分类。本发明提供的图像分类方法基于的输入是图像的朝向特征信息,可以针对灰度图进行图像分类,相较于传统的直接将原始图像送入神经网络进行分类的方法,本发明可以从源头显著降低整个系统的数据量、网络规模和计算开销,同时在分类任务上的表现基本与传统方法相当。

    一种适用于压缩感知的SPAD阵列

    公开(公告)号:CN113671466B

    公开(公告)日:2024-05-31

    申请号:CN202110911440.2

    申请日:2021-08-10

    Applicant: 南京大学

    Abstract: 本发明公开了一种适用于压缩感知的SPAD阵列。该阵列包括多个二维排布的像素块、计数器阵列和读出电路,像素块包括M×M个多路OD输出型SPAD像素和M条总线,多路OD输出型SPAD像素包括依次连接的SPAD探测单元、信号脉宽压缩电路和OD门电路组,M条总线中单条总线均选取部分多路OD输出型SPAD像素的一个OD输出端,进行“线与”连接并输出;计数器阵列对每条总线上的脉冲个数进行计数,读出电路将计数器阵列所记录的数据进行读出。本发明使用SPAD技术进行压缩感知,灵敏度高,更容易受到光子触发,既可实现片上的压缩感知,又避免了数据丢弃处理的压缩感知方式。

Patent Agency Ranking