公开(公告)号：CN118694537B

公开(公告)日：2025-02-14

申请号：CN202410762239.6

申请日：2024-06-13

Applicant: 深圳大学

Inventor： 赵晓锦 ,  左海彪 ,  黄磊 ,  陈佛通

IPC: H04L9/32 ,  H04L9/08 ,  H04N25/40

Abstract: 本发明公开了一种基于4T‑APS光学可重构强PUF的可信图像传感器芯片，其包括可信图像传感器、偏置调节电路、行扫描器、列扫描器、信号读出电路、控制电路、模拟选择器以及比较器，其中，可信图像传感器包括多个感光像素单元；偏置调节电路与每一列感光像素单元连接；每一行感光像素单元均与行扫描器连接；每一列感光像素单元与信号读出电路及模拟选择器连接，模拟选择器与比较器连接，比较器用于输出PUF响应；控制电路与行扫描器及信号读出电路连接，以提供第一控制信号；列扫描器与模拟选择器和信号读出电路连接，以为模拟选择器提供第二控制信号及为读出电路提供列扫描信号实现数字成像信号读出。本发明实现了图像传感器的可信任传感功能。

公开(公告)号：CN116017180B

公开(公告)日：2025-01-28

申请号：CN202211634317.1

申请日：2022-12-19

Applicant: 上海韦尔半导体股份有限公司

Inventor： 龚雨琛 ,  陈多金 ,  衷世雄

IPC: H04N25/00 ,  H04N25/40 ,  H04N23/54 ,  H04N23/55

Abstract: 本发明公开了一种双快门TOF图像传感器像素结构及驱动方法，复位晶体管源极接PD负极，栅极接RPD信号，漏极接VDD信号；该像素具有两条读出链路，且两条读出链路的结构以PD为轴呈对称分布；每条读出链路分别包括：第一快门晶体管源极接PD负极，栅极接GS1信号，漏极接SD节点；第二快门晶体管源极接PD负极，栅极接GS2信号，漏极接FD节点；传输晶体管源极接SD节点，栅极接TX信号，漏极接FD节点；FD复位晶体管源极接FD节点，栅极接RFD信号，漏极接VDD信号；源极跟随器晶体管栅极接FD节点，漏极接VDD信号，源极接行选晶体管的源极；行选晶体管栅极接RS信号，漏极接第一读出链路列输出output信号线。包括单快门模式下的工作时序和双快门模式下的工作时序；可以分别工作在单快门模式与双快门模式，以适应动态检测中的不同应用场景。

公开(公告)号：CN118741332B

公开(公告)日：2025-01-10

申请号：CN202411227930.0

申请日：2024-09-03

Applicant: 惠科股份有限公司

Inventor： 王璐 ,  杨可 ,  叶利丹

IPC: H04N25/30 ,  H04N25/40

Abstract: 本申请实施例涉及一种感光单元阵列驱动电路和感光平板探测器，该电路包括：感光单元阵列、N条第一扫描线、N条第二扫描线、M条数据线、偏压输出单元；每个感光单元包括感光子单元和电流释放子单元；每行感光单元对应一条第一扫描线和第二扫描线，第一扫描线和第二扫描线分别与对应行中的感光单元包括的感光子单元和电流释放子单元连接；第一扫描线用于向对应的感光子单元输出扫描驱动信号；第二扫描线用于在扫描驱动信号关闭后，向连接的电流释放子单元输出控制信号，以使电流释放子单元将漏电流释放。本申请实施例实现了在感光单元阵列的每行扫描结束后，将感光单元内残留的漏电流释放，从而有效减小了漏电流对成像质量的影响。

公开(公告)号：CN119211752A

公开(公告)日：2024-12-27

申请号：CN202310729218.X

申请日：2023-06-19

Applicant: 思特威(上海)电子科技股份有限公司

Inventor： 林文龙 ,  任冠京

IPC: H04N25/40 ,  H04N25/616

Abstract: 本发明提出一种图像传感器及其读出电路，其中，图像传感器的读出电路由斜坡电压电路、比较电路、计数器电路和取反控制电路连接，在切换计数时，通过设置取反控制电路控制计数器电路对第一数字码值进行取反为第二数字码值，使得在第二量化时间段，计数器电路在第二数字码值的基础上进行计数为第三数字码值，实现相关双采样，消除固定模式噪声，提高成像质量，并且读出电路中，无需设置缓冲器和额外的保持电路，简化了线路结构，降低了功耗，可保证计数器电路工作于高频计数模式。

公开(公告)号：CN116057944B

公开(公告)日：2024-12-03

申请号：CN202180045517.0

申请日：2021-06-24

Applicant: 阿尔普胜技术有限责任公司 ,  北京锐思智芯科技有限公司

Inventor： 查颖云 ,  罗杰·M·博斯托克 ,  邓坚 ,  邹钰

IPC: H04N25/40

Abstract: 本发明涉及一种差量图像传感器，包括像素排列和多个采集电路，多个采集电路与至少一个像素对应并形成为集成电路的一部分。每个采集电路包括：至少一个传感器电路，其包括光传感器，该光传感器配置为根据照明至少一个像素的光传感器的光信号生成传感器信号VSIG；至少一个优选的单斜坡模数转换A/D电路，其配置为将当前VSIG转换为数字信号；至少一个数字存储电路，其配置为存储与先前VSIG对应的至少一个数字信号的表示；至少一个数字比较电路，其配置为将所存储的表示的电平与当前VSIG进行比较，以检测是否存在改变的电平；以及至少一个数字输出电路，其配置为在存在改变的电平的条件下生成事件输出。模数转换的重复率选自与照明光传感器的光信号的光源调制对应的一个或多个重复率。

公开(公告)号：CN119031268A

公开(公告)日：2024-11-26

申请号：CN202410636511.6

申请日：2024-05-22

Applicant: 豪威科技股份有限公司

Inventor： 海老原弘知 ,  郭嘉羽 ,  左亮 ,  范理杭

IPC: H04N25/78 ,  H04N25/772 ,  H04N25/767 ,  H04N25/40

Abstract: 本申请案涉及自适应相关多重采样。一种读出电路包含比较器，所述比较器具有经耦合以从斜坡发生器接收斜坡信号的第一输入及经耦合以从多条位线中的一者接收模拟图像数据信号的第二输入。所述比较器经配置以响应于所述斜坡信号及所述模拟图像数据信号的比较而生成比较器输出。采样电路具有经耦合以接收采样控制信号的第一输入及经耦合以接收所述比较器输出的第二输入。所述采样电路经配置以生成采样输出。计数器具有经耦合以接收计数器控制信号的第一输入及经耦合以接收所述比较器输出及来自所述采样电路的信号中的一者的第二输入。所述读出电路经配置以响应于所述采样输出来执行相关多重采样CMS计算或非CMS计算。

公开(公告)号：CN116055902B

公开(公告)日：2024-11-22

申请号：CN202211729410.0

申请日：2022-12-30

Applicant: 深圳锐视智芯科技有限公司

Inventor： 谌黎明

IPC: H04N25/40 ,  H04N25/46

Abstract: 本申请提供了一种图像生成方法、装置、图像传感器及存储介质，该方法包括：当图像传感器在实际工作时刻生成原始图像文件之后，调用预设校正文件中所存储的目标像素位置以及相应的校正参数；根据校正参数对目标像素位置相应的原始数字图像信号值进行校正，得到校正后数字图像信号值；基于校正后数字图像信号值计算目标像素位置的有效数字图像信号值，以及基于原始数字图像信号值计算除目标像素位置之外的其它像素位置的有效数字图像信号值；结合所有像素位置的有效数字图像信号值生成目标输出图像。通过本申请方案的实施，对部分像素位置的原始数字图像信号值进行局部校正，然后结合所有像素位置的有效数字图像信号值生成目标输出图像，以消除传感器输出信号中所引入的噪声因素，提高了目标输出图像的质量。

公开(公告)号：CN118872284A

公开(公告)日：2024-10-29

申请号：CN202280091761.5

申请日：2022-12-27

Applicant: 索尼半导体解决方案公司

Inventor： 中泽启悟 ,  川崎凌平

IPC: H04N25/40 ,  H04N23/54 ,  H04N23/60 ,  H04N25/771

Abstract: 在使用元数据处理帧的固态成像装置中提高了帧的图像质量。为多个像素中的每个像素提供保持像素信号的采样保持电路。信号处理单元通过对每个保持的像素信号执行信号处理来生成第一数字信号，并且通过对每个保持的像素信号执行信号处理来生成第二数字信号。元数据提取单元从第一数字信号提取预定元数据。图像处理单元使用元数据对第二数字信号执行预定图像处理。

公开(公告)号：CN111954930B

公开(公告)日：2024-10-29

申请号：CN201980024730.6

申请日：2019-04-04

Applicant: 佳能株式会社

Inventor： 小林宽和 ,  广瀬久敬 ,  熊木聪 ,  松尾康弘

IPC: H01L27/146 ,  H01L31/10 ,  H04N25/704 ,  H04N25/772 ,  H04N25/70 ,  H04N25/40

Abstract: 公开了摄像装置，其能够进行使用相位差检测方法的焦点检测，并且获得与在拍摄图像时不对光瞳进行分割的情况下获得的散景相同的散景。摄像装置包括按多个行和多个列配置的多个像素。像素包括设置在半导体基板的表面部中的第一导电型的多个第一半导体区域和设置在半导体基板的表面部中的多个第一半导体区域之间的第二导电型的第二半导体区域。像素包括：受光单元，其中光电二极管各自配置在第二半导体区域和多个第一半导体区域之一之间；以及淬灭电路，其各自连接至多个第一半导体区域中的相应第一半导体区域。像素还包括连接至多个第一半导体区域和多个淬灭电路之间的各个连接节点的计数单元，计数单元对响应于光子入射到受光单元上而生成的脉冲进行计数。第二半导体区域被设置成遍及半导体基板的与多个第一半导体区域相比更深的部分。

公开(公告)号：CN113542633B

公开(公告)日：2024-09-17

申请号：CN202110677247.7

申请日：2017-04-03

Applicant: 索尼公司

Inventor： 阿部高志 ,  山村育弘

IPC: H04N25/40 ,  H04N25/76 ,  H01L27/146 ,  H01L27/148

Abstract: 本发明涉及成像装置和成像设备。其中，成像装置可包括：第一像素，所述第一像素包括：第一光电转换区；第一电荷保持区，所述第一电荷保持区经由第一转移晶体管连接到所述第一光电转换区；第一切换晶体管，所述第一切换晶体管配置为将所述第一电荷保持区连接到第二电荷保持区；和复位晶体管，所述复位晶体管连接到所述第一电荷保持区；第二像素，所述第二像素包括：第二光电转换区；和第三电荷保持区，所述第三电荷保持区经由第二转移晶体管连接到所述第二光电转换区；以及像素连接电路，所述像素连接电路连接到所述第二电荷保持区和所述第三电荷保持区。