-
公开(公告)号：CN113054976B
公开(公告)日：2024-02-09
申请号：CN202110249729.2
申请日：2021-03-05
Applicant: 南京大学
Abstract: 本发明公开了一种适用于地址编码的SPAD阵列。该阵列包括由P个SPAD探测单元组成的SPAD探测阵列、电阻分压电路、P个TG门电路和总线输出，电阻分压电路由P个电阻串联组成，电阻分压电路最外侧两端接电源和地，P个电阻经过分压后分别在电阻一端输出P级不同的固定电位作为输出端；P个TG门电路的输入端与电阻分压电路的输出端一一对应连接，P个TG门电路的输出端连接到一条公用总线上作为总线输出；每一个SPAD探测单元的输出端与一个对应TG门电路的控制端连接，用于控制当前TG门电路对总线的输出与否。本发明SPAD阵列的信号输出电路完全数字化，电路结构简单，有利于片上集成，可用于地址编码电路和位置传感器。
-
公开(公告)号：CN114972553A
公开(公告)日：2022-08-30
申请号：CN202210516980.5
申请日：2022-05-12
Applicant: 南京大学
IPC: G06T9/00
Abstract: 本发明提供一种适用于SPAD阵列的带时间信息的像素地址编码电路。该电路包括由N个SPAD探测单元组成的SPAD探测阵列、2条延时链、2个TDC电路和读出电路，SPAD探测单元用于探测光子并输出电压脉冲；2条延时链向相反方向传递延时，每条延时链均包含N个延时时间为τ的基础延时单元，每个SPAD探测单元同时与2条延时链中对应的基础延时单元连接，SPAD探测单元输出的电压脉冲同时在2条延时链中进行反向传递；2条延时链的末端分别连接1个TDC电路；读出电路对2个TDC电路的数据进行读取。本发明采用数字化电路方案，结构简单，无需专门的解码电路提取地址数据，可直接通过计算得到像素地址信息。
-
Patent Agency Ranking
公开(公告)号：CN113054976A
公开(公告)日：2021-06-29
申请号：CN202110249729.2
申请日：2021-03-05
Applicant: 南京大学
Abstract: 本发明公开了一种适用于地址编码的SPAD阵列。该阵列包括由P个SPAD探测单元组成的SPAD探测阵列、电阻分压电路、P个TG门电路和总线输出，电阻分压电路由P个电阻串联组成，电阻分压电路最外侧两端接电源和地，P个电阻经过分压后分别在电阻一端输出P级不同的固定电位作为输出端；P个TG门电路的输入端与电阻分压电路的输出端一一对应连接，P个TG门电路的输出端连接到一条公用总线上作为总线输出；每一个SPAD探测单元的输出端与一个对应TG门电路的控制端连接，用于控制当前TG门电路对总线的输出与否。本发明SPAD阵列的信号输出电路完全数字化，电路结构简单，有利于片上集成，可用于地址编码电路和位置传感器。
-
公开(公告)号：CN113671466B
公开(公告)日：2024-05-31
申请号：CN202110911440.2
申请日：2021-08-10
Applicant: 南京大学
IPC: G01S7/4863 , H04N25/78 , H04N25/77
Abstract: 本发明公开了一种适用于压缩感知的SPAD阵列。该阵列包括多个二维排布的像素块、计数器阵列和读出电路，像素块包括M×M个多路OD输出型SPAD像素和M条总线，多路OD输出型SPAD像素包括依次连接的SPAD探测单元、信号脉宽压缩电路和OD门电路组，M条总线中单条总线均选取部分多路OD输出型SPAD像素的一个OD输出端，进行“线与”连接并输出；计数器阵列对每条总线上的脉冲个数进行计数，读出电路将计数器阵列所记录的数据进行读出。本发明使用SPAD技术进行压缩感知，灵敏度高，更容易受到光子触发，既可实现片上的压缩感知，又避免了数据丢弃处理的压缩感知方式。
-
公开(公告)号：CN113671466A
公开(公告)日：2021-11-19
申请号：CN202110911440.2
申请日：2021-08-10
Applicant: 南京大学
IPC: G01S7/4863 , H04N5/374 , H04N5/378
Abstract: 本发明公开了一种适用于压缩感知的SPAD阵列。该阵列包括多个二维排布的像素块、计数器阵列和读出电路，像素块包括M×M个多路OD输出型SPAD像素和M条总线，多路OD输出型SPAD像素包括依次连接的SPAD探测单元、信号脉宽压缩电路和OD门电路组，M条总线中单条总线均选取部分多路OD输出型SPAD像素的一个OD输出端，进行“线与”连接并输出；计数器阵列对每条总线上的脉冲个数进行计数，读出电路将计数器阵列所记录的数据进行读出。本发明使用SPAD技术进行压缩感知，灵敏度高，更容易受到光子触发，既可实现片上的压缩感知，又避免了数据丢弃处理的压缩感知方式。
-
公开(公告)号：CN114972553B
公开(公告)日：2025-04-08
申请号：CN202210516980.5
申请日：2022-05-12
Applicant: 南京大学
IPC: G06T9/00
Abstract: 本发明提供一种适用于SPAD阵列的带时间信息的像素地址编码电路。该电路包括由N个SPAD探测单元组成的SPAD探测阵列、2条延时链、2个TDC电路和读出电路，SPAD探测单元用于探测光子并输出电压脉冲；2条延时链向相反方向传递延时，每条延时链均包含N个延时时间为τ的基础延时单元，每个SPAD探测单元同时与2条延时链中对应的基础延时单元连接，SPAD探测单元输出的电压脉冲同时在2条延时链中进行反向传递；2条延时链的末端分别连接1个TDC电路；读出电路对2个TDC电路的数据进行读取。本发明采用数字化电路方案，结构简单，无需专门的解码电路提取地址数据，可直接通过计算得到像素地址信息。
-
公开(公告)号：CN115166697A
公开(公告)日：2022-10-11
申请号：CN202210671769.0
申请日：2022-06-14
Applicant: 南京大学
IPC: G01S7/4863
Abstract: 本发明公开了一种适用于SPAD面阵阵列的事件驱动型读出架构。其包括SPAD探测器阵列、地址数据产生电路、事件标识电路和数据读出电路；SPAD探测器阵列用于探测光子并产生时间数据；地址数据产生电路用于对一帧中每个像素的时间数据进行寻址产生地址选择信号，并记录当前地址信息产生地址数据；事件标识电路产生事件标识位，用于判断当前像素在一个探测周期内是否探测到光子，并为数据读出电路提供是否读取当前时间数据的判断依据；数据读出电路依据事件标识位判断结果，对当前时间数据进行舍弃或读出，且读出过程中将地址数据与时间数据组合输出。本发明的架构具备数据筛选和处理功能，能较大程度减少无效数据输出，提升有效数据传输带宽。
-
-
-
-
-
-
Search Results
7
records
(took 0.017 seconds)
