-
公开(公告)号：CN105655409A
公开(公告)日：2016-06-08
申请号：CN201610176781.9
申请日：2016-03-25
Applicant: 北京大学
IPC: H01L29/786 , H01L21/336 , H01L21/324 , H01L21/203 , C23C14/35
CPC classification number: H01L29/786 , C23C14/35 , H01L21/324 , H01L29/66742 , H01L29/7869
Abstract: 本发明公开了一种具有金属覆盖层的薄膜晶体管及其制备方法。本发明首先曝光显影定义好栅电极图形，生长栅电极，接着淀积栅介质层，然后淀积源电极和漏电极，再溅射一层有源层，连续生长金属覆盖层，这种连续生长有源层和金属覆盖层的方式有助于减少背界面的缺陷态密度；最后将器件置于空气中退火，金属覆盖层氧化生成金属氧化物进而充当天然的钝化层，与采用原子层沉积ALD生成氧化铝的方法相比工艺简单，成本低廉，实用性强；针对于金属半导体氧化物对气氛敏感度较高的特性，金属氧化物作为钝化层有利于提高器件在空气中的可靠性。
-
公开(公告)号：CN103762227B
公开(公告)日：2016-05-04
申请号：CN201410031240.8
申请日：2014-01-22
Applicant: 北京大学
IPC: H01L29/10 , H01L29/24 , H01L29/786 , H01L21/34
Abstract: 本发明属于半导体器件领域，提供一种氧化物薄膜，其为Ba-Zn-Sn-O氧化物薄膜，氧化物中各元素的摩尔比为Ba：Zn:Sn=0.4～0.6:1.8～2.2:2。本发明还提供含有所述氧化物薄膜的晶体管及其制备方法。采用基于Ba-Zn-Sn-O的氧化物薄膜沟道层，可以增强氧化物薄膜沟道层对于载流子形成的控制能力，提高开关比，显著增加迁移率，优化亚阈值斜率，在保证薄膜晶体管的可靠性和电学特性基础上，使得薄膜晶体管的氧化物薄膜沟道层有更广泛的材料选择范围。
-
公开(公告)号：CN105264775A
公开(公告)日：2016-01-20
申请号：CN201380039287.2
申请日：2013-12-31
Applicant: 北京大学
IPC: H03K19/20
CPC classification number: G06F7/5013 , G06F7/607
Abstract: 公开了一种基于阻变器件的全加器及其操作方法。利用基于阻变器件的交叉阵列构成多位全加器电路，其中本位和数据非挥发性存储于交叉阵列主对角线上，进位数据存储于主对角线两侧相邻单元。利用存储回路(串扰回路)的连通与否存储进位数据。本技术大幅简化了多位全加器电路。减少进位信号产生的额外电路，减少电路延时和芯片面积，并使加法器具有非挥发性存储的能力。
-
公开(公告)号：CN102931993B
公开(公告)日：2016-01-20
申请号：CN201210460723.0
申请日：2012-11-15
Applicant: 北京大学
IPC: H03M1/12
Abstract: 本发明涉及半导体集成电路及其制造技术领域，公开了一种模数转换装置及模数转换方法。该模数转换装置包括：数据采样保持单元，用于进行数据采样，得到模拟电压信号，并对模拟电压信号进行存储；量化单元，用于数据采样保持单元输出的模拟电压信号进行量化；编码单元，用于对量化单元输出的数据进行编码，得到数字信号；所述数据采样保持单元包括阻变存储器。本发明利用阻变存储器实现模数转换过程中的数据存储（或称为保持），实验表明，数据保持时间可以长达10年，因此能够保证数据的可靠性，从而也保证了模数转换装置的工作可靠性。另外，本发明的装置结构简单、成本低。
-
公开(公告)号：CN105070762A
公开(公告)日：2015-11-18
申请号：CN201510430849.7
申请日：2015-07-21
Applicant: 北京大学
IPC: H01L29/786 , H01L29/423 , H01L29/06 , H01L21/34
CPC classification number: H01L29/7869 , H01L29/0684 , H01L29/42364 , H01L29/42368 , H01L29/42384 , H01L29/66969
Abstract: 本发明提供一种三态金属氧化物半导体薄膜晶体管及其制备方法，属于半导体行业、平板显示领域。该三态金属氧化物半导体薄膜晶体管从下到上依次为衬底、底层源漏电极、底层沟道层、底层栅介质层、栅电极、顶层栅介质层、顶层沟道层、顶层源漏电极，其中，顶层栅介质的厚度大于底层栅介质的厚度，或者顶层栅介质的介电常数小于底层栅介质的介电常数，同时，顶层沟道材料的电导率优于底层沟道材料的电导率。由于该结构是一个顶栅结构和一个底栅结构的叠加，则在转移特性上是上下两个器件转移特性的叠加，突破了传统的金属氧化物半导体薄膜晶体管的性能。
-
Patent Agency Ranking
公开(公告)号：CN104716195A
公开(公告)日：2015-06-17
申请号：CN201510111273.8
申请日：2015-03-13
Applicant: 北京大学
IPC: H01L29/786 , H01L21/336 , H01L29/43
Abstract: 一种掺钼氧化锌薄膜晶体管及其制备方法，本发明提供了一种薄膜晶体管及其制备方法，属于半导体行业、平板显示领域。本发明的核心在于采用掺钼的氧化锌半导体材料作为薄膜晶体管的导电沟道层，制备的掺钼的氧化锌薄膜的尺寸在20nm左右，在制备的过程中，利用溅射技术制备掺钼氧化锌薄膜，通过调节掺钼的氧化锌靶材的组分，控制溅射氧气分压来改善薄膜晶体管的开关比、亚阈摆幅、阈值电压以及迁移率等特性。本发明具有工艺简单，制作成本低，低温，适用于透明显示技术和柔性显示技术等优点。
-
公开(公告)号：CN103185842B
公开(公告)日：2015-03-11
申请号：CN201110452057.1
申请日：2011-12-29
Applicant: 北京大学
Abstract: 本发明公开了一种用于测量大规模阵列器件统计涨落的电路，涉及微电子半导体技术领域，所述电路包括：待测器件阵列、用于选择所述待测器件阵列中每个待测单元的选中逻辑模块、以及电学参数测量模块，所述电学参数测量模块，用于测量所述待测器件阵列中所有待测单元分别在不同漏极电压和栅极电压下的直流电学特性。本发明通过设置电学参数测量模块，实现了在不大幅增加电路的复杂度的前提下，一次选中一个器件进行测量，以提高统计涨落的精确度。
-
-
公开(公告)号：CN104241393A
公开(公告)日：2014-12-24
申请号：CN201410428650.6
申请日：2014-08-27
Applicant: 北京大学
IPC: H01L29/786 , H01L21/336
CPC classification number: H01L29/78642 , H01L29/66742 , H01L29/78693 , H01L29/78696
Abstract: 本发明提供了一种玻璃衬底或者塑料衬底上制备薄膜晶体管的方法，属于半导体行业、平板显示领域。该薄膜晶体管采用氧化锌锡/氧化铟锡/氧化锌锡三层沟道，可有效提高薄膜晶体管的性能，降低了工业制造成本，使制备工艺更加绿色环保。而且本发明器件显示出优良的电学和光学特性，进一步说明该晶体管能运用于可穿戴电子产品等柔性显示技术。
-
公开(公告)号：CN102623046B
公开(公告)日：2014-09-17
申请号：CN201110032218.1
申请日：2011-01-28
Applicant: 北京大学
IPC: G06F7/50
CPC classification number: G11C13/0007 , G11C11/5685 , G11C13/0069 , G11C2013/0073 , G11C2013/0083
Abstract: 一种能够实现多进制加法计算的阻变器件，以及利用阻变器件实现多进制加法计算的方法，所述阻变器件具有从高阻态到低阻态的多个阻值，每个阻值对应于一存储值，通过连续施加具有相同宽度和高度的set脉冲电压使阻变器件的存储值顺序加1，通过施加一reset脉冲电压使阻变器件的存储值置0，同时通过施加一个set脉冲电压使高位阻变器件的存储值加1，由此实现多进制加法计算。通过对阻变器件的操作可以同时实现数据存储和多进制加法运算，从而大大简化了电路结构，便于实现存储和计算的统一应用。
-
-
-
-
-
-
-
-
-
Search Results
286
records
(took 0.023 seconds)
