-
公开(公告)号：CN110002393A
公开(公告)日：2019-07-12
申请号：CN201910273149.X
申请日：2019-04-04
Applicant: 中国科学院微电子研究所
Abstract: 本发明提供了一种选择性刻蚀方法及纳米针尖结构的制备方法。该选择性刻蚀方法包括以下步骤：在衬底上顺序形成第一材料层和第二材料层，其中第一材料层对第二材料层的各向同性刻蚀选择比大于10，第一材料层含有掺杂元素，沿第一材料层的厚度方向掺杂元素的浓度呈线性递增；对第一材料层进行选择性各向同性刻蚀，选择性各向同性刻蚀的刻蚀速率与掺杂元素的浓度具有正线性关系，以完成对第一材料层的外壁的刻蚀。本申请利用刻蚀工艺中刻蚀速率与待刻蚀材料中掺杂元素浓度之间的正线性关系，得到与浓度递增的方向相反的倾斜侧壁，从而采用上述选择性刻蚀方法，能够得到锐利度较高的纳米针尖结构，还能够灵活调节针尖结构的尺寸、形貌以及角度。
-
公开(公告)号：CN106558552B
公开(公告)日：2019-06-11
申请号：CN201510629245.5
申请日：2015-09-28
Applicant: 中国科学院微电子研究所
IPC: H01L21/8238
Abstract: 一种CMOS制造方法，包括：刻蚀衬底形成沿第一方向延伸的第一鳍片和第二鳍片；在第一鳍片和第二鳍片上形成沿第二方向延伸的伪栅极堆叠；在第一和第二鳍片中伪栅极堆叠沿第一方向两侧形成源漏区；去除伪栅极堆叠，在第一区域和第二区域中留下分别暴露第一鳍片和第二鳍片的第一栅极开口和第二栅极开口；去除第一区域中第一鳍片的一部分，留下第一开口；在第一开口中外延生长第一沟道层；去除第二区域中第二鳍片的一部分，留下第二开口；在第二开口中外延生长第二沟道层；在第一和第二沟道层上形成沿第二方向延伸的栅极堆叠。依照本发明CMOS制作方法，分步选择性外延不同材料高迁移率沟道层，低成本高效率提高器件载流子迁移率和驱动能力。
-
公开(公告)号：CN106206318B
公开(公告)日：2019-06-11
申请号：CN201610663545.X
申请日：2016-08-12
Applicant: 中国科学院微电子研究所
IPC: H01L21/336 , H01L29/78
Abstract: 本申请公开了一种鳍式场效应晶体管及其制备方法，利用所述鳍式场效应晶体管的制备方法制备FinFET器件时，通过先形成硅鳍部和隔离部，然后原位刻蚀硅鳍部，以为硅锗鳍和锗鳍的形成预留空间；最后通过外延生长依次形成硅锗鳍和锗鳍。由于所述硅锗鳍在所述硅衬底与所述锗鳍之间，起到了应变缓冲层的作用，减少了锗与硅之间的晶格失配程度，从而为锗鳍的形成建立前提条件，避免直接将锗材料填入所述隔离部之间的小尺寸缝隙中而出现锗无法将缝隙填满而使得锗鳍存在形态缺陷，进而使得FinFET器件出现可靠性下降的情况出现。
-
公开(公告)号：CN105336569B
公开(公告)日：2019-01-18
申请号：CN201410328581.1
申请日：2014-07-10
Applicant: 中国科学院微电子研究所
Abstract: 一种半导体器件制造方法，包括：步骤S1，将包含基础结构的半导体晶片载入反应腔室；步骤S2，对半导体晶片预烘培；步骤S3，在基础结构上选择性外延生长薄膜；步骤S4，后刻蚀，去除基础结构顶部的蘑菇状突起；步骤S5，将半导体晶片移出反应腔室。依照本发明的半导体器件制造方法，调整了外延生长工艺参数，在保证外延生长良好的前提下提高外延生长的选择性，有效消除蘑菇状缺陷。
-
公开(公告)号：CN106611740A
公开(公告)日：2017-05-03
申请号：CN201510708606.5
申请日：2015-10-27
Applicant: 中国科学院微电子研究所
IPC: H01L21/762 , H01L27/12
Abstract: 本发明提供了一种衬底及其制造方法，包括：提供辅助衬底和支撑衬底，所述辅助衬底上至少包括外延层及所述外延层之上的钝化层，所述支撑衬底上至少包括掩埋介质层；将所述辅助衬底键合到所述支撑衬底上；去除所述辅助衬底；进行化学机械平坦化CMP直至所述外延层达到指定厚度。由于该钝化层能有效保减小该外延层在键合过程中受到的损伤，避免外延层中产生大量的缺陷，提升利用该外延层制造器件的性能及可靠性。
-
Patent Agency Ranking
公开(公告)号：CN106558554A
公开(公告)日：2017-04-05
申请号：CN201510629279.4
申请日：2015-09-28
Applicant: 中国科学院微电子研究所
IPC: H01L21/8238
CPC classification number: H01L21/823821 , H01L21/823807
Abstract: 一种CMOS制造方法，包括步骤：刻蚀衬底形成沿第一方向延伸的多个第一鳍片和多个第二鳍片；在多个第一鳍片和多个第二鳍片之间形成浅沟槽隔离；至少部分地去除多个第一鳍片，留下多个第一开口；在多个第一开口中外延生长第一沟道层；至少部分地去除多个第二鳍片，留下多个第二开口；在多个第二开口中外延生长第二沟道层；在第一沟道层和第二沟道层上形成沿第二方向延伸的栅极堆叠；在第一沟道层和第二沟道层中栅极堆叠沿第一方向两侧形成源漏区。依照本发明的CMOS制作方法，选择性回刻衬底鳍片而外延生长不同材料的高迁移率沟道鳍片，低成本高效率地提高了CMOS载流子迁移率和驱动能力。
-
公开(公告)号：CN106328501A
公开(公告)日：2017-01-11
申请号：CN201510351481.5
申请日：2015-06-23
Applicant: 中国科学院微电子研究所
IPC: H01L21/265 , H01L21/28 , H01L21/283 , H01L21/336
CPC classification number: H01L21/823828 , H01L21/28079 , H01L21/28088 , H01L21/3215 , H01L21/8238 , H01L21/823807 , H01L21/823842 , H01L29/66545 , H01L29/7845 , H01L21/265 , H01L21/28 , H01L21/283 , H01L29/66477
Abstract: 本发明公开了一种半导体器件的制造方法，包括：提供半导体衬底，所述衬底上具有去除伪栅后形成的开口；在开口中填充顶层金属层，顶层金属层具有压应力；对PMOS器件区域的顶层金属层，进行非晶化注入。本发明有利于提高NMOS器件的载流子迁移率，并能减小PMOS器件区域的压应力，保证PMOS器件性能。
-
公开(公告)号：CN102903613B
公开(公告)日：2016-05-18
申请号：CN201110208407.X
申请日：2011-07-25
Applicant: 中国科学院微电子研究所
IPC: H01L21/205 , H01L21/762
CPC classification number: H01L21/02 , C23C16/308 , C23C16/345 , C23C16/402 , C23C16/4404 , C23C16/505 , C23C16/56 , H01L21/76837
Abstract: 一种消除了接触孔工艺中桥接的方法，提供了包括多步适应性保护薄膜沉积工艺的清洁菜单，在HDP CVD设备腔室的侧壁上形成叠层适应性保护薄膜，叠层适应性保护薄膜具有良好的粘附性、致密性和均匀性，可以保护HDP CVD设备腔室的侧壁，使其不会受到等离子体的伤害，还避免了缺陷颗粒的产生，提高了HDP CVD工艺的技术良率，消除了接触孔工艺中的桥接现象。
-
公开(公告)号：CN105575806A
公开(公告)日：2016-05-11
申请号：CN201410525729.0
申请日：2014-10-08
Applicant: 中国科学院微电子研究所
IPC: H01L21/336 , H01L29/78 , H01L29/06
Abstract: 本发明公开了一种鳍式场效应晶体管的制造方法，包括步骤：提供衬底，所述衬底上形成有鳍，鳍之间形成有隔离；在鳍上形成栅极；去除栅极两端的部分厚度的鳍，以在隔离间形成凹陷区；进行选择性外延生长并进行掺杂，以在凹陷区上形成源漏区。本发明中，形成了体积更大的源漏区，从而增强源漏区的应力作用，提高器件的载流子迁移率。
-
公开(公告)号：CN105448759A
公开(公告)日：2016-03-30
申请号：CN201410409943.X
申请日：2014-08-19
Applicant: 中国科学院微电子研究所
IPC: H01L21/66
Abstract: 本发明提供一种源漏沟槽工艺的监测方法，包括：提供源漏沟槽形成后的衬底的质量目标值以及其容差范围；提供衬底，在衬底上形成源漏沟槽；获得源漏沟槽形成后的衬底的质量；判断该质量是否在质量目标值的容差范围内。该方法直观、快速并对晶圆没有损伤，也无需特定的测试结构，适用于量产时对源漏沟槽制程的有效监测。
-
-
-
-
-
-
-
-
-
Search Results
366
records
(took 0.041 seconds)
