-
公开(公告)号：CN105810694B
公开(公告)日：2019-04-19
申请号：CN201610301877.3
申请日：2016-05-09
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种用于射频与CMOS电路共集成的绝缘体上硅衬底及制备方法，所述绝缘体上硅衬底，包括：底层硅；绝缘层，结合于所述底层硅表面，所述绝缘层的下部于对应于制备射频器件的位置具有直至所述底层硅的凹槽，且所述凹槽内的底层硅中具有与不同射频器件所需深度对应的空槽；顶层硅，结合于所述绝缘层表面。本发明基于图形化的绝缘体上硅衬底，对于容易受到低阻衬底影响的射频器件，将其下方的氧化层以及硅衬底进行适当掏空，从而改善了射频器件性能。该衬底材料同时适于制备高性能CMOS器件，从而可将传统CMOS电路与射频电路共集成在该衬底上。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
-
公开(公告)号：CN109166792A
公开(公告)日：2019-01-08
申请号：CN201810942371.X
申请日：2018-08-17
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/18 , H01L21/265 , H01L21/34 , H01L21/425 , H01L21/78 , H01L29/06
Abstract: 本发明提供一种基于应力补偿制备柔性单晶薄膜的方法及柔性单晶薄膜，制备包括：提供第一单晶衬底及第二单晶衬底，分别具有第一离子注入面及第二离子注入面；对第一单晶衬底进行第一离子注入，形成第一缺陷层，对第二单晶衬底进行第二离子注入，形成第二缺陷层；将第一离子注入面与第二离子注入面进行键合；沿第一缺陷层剥离得到第一单晶薄膜层，沿第二缺陷层剥离得到第二单晶薄膜层，获得柔性单晶薄膜。本发明采用对称应力补偿技术，制备了由第一单晶薄膜层及第二单晶薄膜层构成的柔性单晶薄膜，避免了制备的薄膜卷曲、碎裂的问题；使得可以得到具备超薄、超轻、柔性且可以自支撑特性的薄膜；可以通过本发明的方案制备得到大面积的柔性单晶薄膜。
-
公开(公告)号：CN105551518B
公开(公告)日：2018-09-25
申请号：CN201610008919.4
申请日：2016-01-07
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G11C11/41 , G11C11/412 , H01L21/8244 , H01L27/11
Abstract: 本发明提供一种SOI单端口SRAM单元及其制作方法，所述单元包括：第一反相器，由第一PMOS晶体管及第一NMOS晶体管组成；第二反相器，由第二PMOS晶体管及第二NMOS晶体管组成；获取管，由第三、第四NMOS晶体管组成。本发明的SRAM单元中，组成第一反相器及第二反相器的四个晶体管均采用L型栅，且L型栅的弯折角外侧区域设有重掺杂体接触区。本发明可以在牺牲较小单元面积的情况下有效抑制PD SOI器件中的浮体效应以及寄生三极管效应引发的漏功耗以及晶体管阈值电压漂移，提高单元的抗噪声能力。并且本发明制造工艺不引入额外掩膜板、与现有逻辑工艺完全兼容，单元内部采用中心对称结构，不仅有利于MOS管的尺寸和阈值电压等匹配，还有利于形成阵列，方便全定制SRAM芯片。
-
公开(公告)号：CN105977145B
公开(公告)日：2018-07-24
申请号：CN201610457787.3
申请日：2016-06-22
Applicant: 中国科学院上海微系统与信息技术研究所 , 中国科学院大学
IPC: H01L21/265 , H01L21/266 , H01L21/324
Abstract: 本发明提供一种应变量子点的制备方法及应变量子点。所述制备方法包括以下步骤：在标的材料上形成光刻胶，在所述光刻胶上形成多个注入窗口，进行H+离子或He离子注入，去除所述光刻胶，进行退火处理，使所述标的材料中的H+离子或He离子聚集成H2或He产生气泡凸起，从而得到标的材料的应变量子点。本发明的方法新颖，制备过程简单，可操作性强，应变量可观、可调；制备过程可控性强，注入窗口的大小、形状、间距，H+离子或He离子注入的能量、剂量，退火温度、时间等工艺参数均可调；且方法可用范围广，晶体材料均可使用该方法制备应变量子点。
-
公开(公告)号：CN105321553B
公开(公告)日：2018-06-26
申请号：CN201410276164.7
申请日：2014-06-19
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G11C11/413
Abstract: 本发明提供一种抗单粒子效应的静态随机存储器单元，所述存储单元至少包括：第一交叉耦合型反相器，由第一上拉管和第二上拉管组成；第二交叉耦合型反相器，由第一下拉管和第二下拉管组成；传输管，由第一存取管、第二存取管、第三存取管及第四存取管组成。本发明的静态随机存储器单元可以有效延长存储单元翻转所需要的反馈时间，在恢复时间不变的情况下可以提高存储单元的抗单粒子翻转能力；本发明的抗单粒子静态随机存储器单元所采取的工艺与数字逻辑工艺完全兼容，具有寄生电容小、功耗低、天然的抗单粒子闩锁能力的同时，不会增大额外工艺成本。
-
Patent Agency Ranking
公开(公告)号：CN107653446A
公开(公告)日：2018-02-02
申请号：CN201610591642.2
申请日：2016-07-26
Applicant: 中国科学院上海微系统与信息技术研究所
CPC classification number: C23C16/0272 , C23C16/26
Abstract: 本发明提供一种提高石墨烯成核密度的石墨烯生长方法，包括如下步骤：S1：提供一Ge衬底，对所述Ge衬底进行离子注入；S2：进行退火，使所述Ge衬底中的注入离子至少有一部分析出到所述Ge衬底表面，以增加所述Ge衬底表面的石墨烯成核点；S3：提供碳源，在所述Ge衬底表面生长得到石墨烯。本发明为石墨烯在Ge表面的生长提供了更多的成核点，从而提高石墨烯的成核密度，大大的增加了石墨烯的生长速度，有利于减少石墨烯的生产成本，并可以通过调节离子的注入剂量与注入能量来调制石墨烯的成核密度。
-
公开(公告)号：CN104570207B
公开(公告)日：2017-12-29
申请号：CN201510028170.5
申请日：2015-01-20
Applicant: 中科院南通光电工程中心 , 中国科学院上海微系统与信息技术研究所
IPC: G02B6/122
Abstract: 本发明提供一种大角度准自准直光子晶体及其准直度定量方法，所述大角度准自准直光子晶体至少包括：矩形晶格光子晶体介质柱；位于该光子晶体外起抗反射层作用的单排抗反射介质柱；所述光子晶体介质柱及所述抗反射介质柱处在空气介质中，可通过刻蚀SOI衬底的顶层硅得到。本发明的优点包括：基于最小二乘法来定量光子晶体等频线的准直度，改变光子晶体晶格对称性可实现准自准直光束传播，同时通过优化单排光子晶体介质柱的结构参数，可使得大角度入射光束能高效耦合进入准自准直光子晶体，制作工艺与CMOS工艺完全兼容，无需复杂工艺，加工成本低。
-
公开(公告)号：CN107516676A
公开(公告)日：2017-12-26
申请号：CN201610435759.1
申请日：2016-06-17
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/78 , H01L29/423 , H01L21/336 , H01L21/28
CPC classification number: H01L29/78 , H01L29/42356 , H01L29/66568
Abstract: 本发明提供一种基于SOI的MOS器件结构及其制作方法，所述结构包括背衬底、绝缘埋层、有源区以及浅沟槽隔离结构；其中：所述有源区中形成有MOS器件，所述MOS器件包括栅区、位于所述栅区下的体区、位于所述体区横向第一侧的第一导电类型源区及位于所述体区横向第二侧的第一导电类型漏区；其中：所述栅区两端均向其横向第二侧方向延伸，形成“L”型弯折角；所述有源区还包括第二导电类型体接触区；所述体接触区与所述体区接触，并包围所述源区的纵向两端及底部；所述体接触区的掺杂浓度大于所述体区的掺杂浓度。本发明可全面抑制由于SOI器件总剂量效应导致的Box漏电、上下边角漏电及侧壁漏电，并且可以保证源区的有效宽度，不会损失器件的驱动能力。
-
公开(公告)号：CN107516650A
公开(公告)日：2017-12-26
申请号：CN201610435778.4
申请日：2016-06-17
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/8244 , H01L27/11 , H01L29/423
CPC classification number: H01L27/1104 , H01L27/1116 , H01L29/42356
Abstract: 本发明提供一种基于SOI的单端口SRAM单元及其制作方法，所述单元包括：第一反相器，由第一PMOS晶体管及第一NMOS晶体管组成；第二反相器，由第二PMOS晶体管及第二NMOS晶体管组成；获取管，由第三NMOS晶体管及第四NMOS晶体管组成。本发明中，组成第一反相器及第二反相器的四个晶体管的栅区两端均呈“L”型弯折，体接触区与体区接触，并包围源区的纵向两端及底部。本发明可以在牺牲较小单元面积的情况下，全面抑制总剂量效应导致的Box漏电、上下边角漏电及侧壁漏电，并且可以保证晶体管源区的有效宽度，不会损失晶体管的驱动能力。并且本发明在有效抑制总剂量效应的同时，还可以抑制晶体管的浮体效应。本发明的制作方法具有制造工艺简单、与常规CMOS工艺相兼容等优点。
-
公开(公告)号：CN104681055B
公开(公告)日：2017-10-27
申请号：CN201510107550.8
申请日：2015-03-11
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G11C7/06
Abstract: 本发明提供一种灵敏放大器，至少包括：电流隔离电路，用于隔离输入信号及输出信号；连接于所述电流隔离电路的电流放大电路，用于将输入电流放大，并输出相应电压信号；连接于所述电流放大电路的降压电路，用于对所述电流放大电路输出的信号进行降压；连接于所述降压电路的锁存电路，用于锁存所述降压电路输出的信号；连接于所述锁存电路的偏置电路，用于为所述锁存电路提供偏置。本发明的高速电流灵敏放大器不仅时序控制简单，而且有效缩短灵敏放大器读取时间，适于静态随机存储器电路设计，特别适于高速度设计。另外，基于0.13微米SOI CMOS工艺，其仿真结果显示：当灵敏放大器输出电压高电平为70％VDD时，所需时间为51pS。
-
-
-
-
-
-
-
-
-
Search Results
476
records
(took 0.086 seconds)
