公开(公告)号：CN118884160A

公开(公告)日：2024-11-01

申请号：CN202411020914.4

申请日：2024-07-29

Applicant: 东南大学

Inventor： 魏家行 ,  曹钧厚 ,  吴团庄 ,  黄磊 ,  王晨露 ,  刘斯扬 ,  孙伟锋 ,  时龙兴

IPC: G01R31/26

Abstract: 本发明公开了一种关于IGBT外延层的退化表征方法，包括：向器件栅极施加恒定的偏置电压并叠加小信号，对器件的集电极和发射极之间进行电压扫描；检测多个集电极和发射极偏置电压点下，栅极和集电极之间的电容值Cgc；计算出每个Vce值下的衬底电容Csub，并绘制Csub‑Vce曲线及1/C2sub‑Vce曲线，提取结型场效应区表面MOS电容Coj随Vce变化曲线；当器件由于应力发生退化后，计算此时的衬底电容Csub值并且绘制Csub‑Vce曲线及1/C2sub‑Vce曲线；对比器件退化前后曲线的漂移情况，分析计算缺陷电荷种类，位置和密度；本发明方法简便易行，可准确快速地测定器件外延层缺陷电荷。

公开(公告)号：CN118738048A

公开(公告)日：2024-10-01

申请号：CN202410628372.2

申请日：2024-05-21

Applicant: 东南大学

Inventor： 孙伟锋 ,  张龙 ,  马杰 ,  候祥雨 ,  刘斯扬 ,  时龙兴

IPC: H01L27/06 ,  H01L21/82

Abstract: 本发明提供一种碳化硅全集成器件及其制备工艺，用于解决碳化硅器件间的串扰漏电。器件包括碳化硅衬底和外延层，在外延层内设有高低压隔离结构，其内部区域为低压区，外部区域为高压区；高低压隔离结构包括纵向隔离层，在纵向隔离层的两端分别设有低压横向隔离区且低压横向隔离区，其包括连接于纵向隔离层的重掺杂区及设在其上的隔离沟槽，在重掺杂区上连接有穿越隔离沟槽的金属电极，并在金属电位电极上施加抬升电压。碳化硅全集成器件制备工艺包括：形成衬底、外延生长、沟槽刻蚀、离子注入、生长栅氧化层、淀积多晶硅、淀积蚀钝化层、刻蚀钝化层、淀积金属、刻蚀金属等步骤。本发明具有耐高温、抗辐射能力强、低漏电、低串扰的优点。

公开(公告)号：CN118694137A

公开(公告)日：2024-09-24

申请号：CN202410761445.5

申请日：2024-06-13

Applicant: 东南大学

Inventor： 徐申 ,  高源 ,  束文泽 ,  钱毅杰 ,  孙伟锋 ,  时龙兴

IPC: H02M1/00 ,  H02M3/157 ,  H02M3/158

Abstract: 本发明公开了一种用于多相Buck的高均流性高动态恒定导通时间控制系统及方法，包括模拟主控制环路，全数字稳态均流环，高性能PWM控制模块和高精度导通时间产生模块。本发明采用高均流性高动态COT控制方法，提升了VRM在加载瞬态下的多相PWM交叠能力，减小输出电压下冲，且可保证加载瞬态期间的精确动态均流和输出电压稳定性，便于应对100KHz及以上的高频切载场景。本发明所述全数字稳态均流环利用Sigma‑delta调制技术，配合高精度导通时间产生模块中的混合型高精度DPWM，可以降低系统对稳态均流环路的高带宽需求，进而降低COT控制多相数字电源对高速多路复用ADC的依赖，减少电路体积，降低芯片成本。

公开(公告)号：CN118538755A

公开(公告)日：2024-08-23

申请号：CN202310153162.8

申请日：2023-02-21

Applicant: 东南大学 ,  无锡华润上华科技有限公司

Inventor： 张龙 ,  何乃龙 ,  孙媛 ,  张森 ,  马杰 ,  张志丽 ,  刘斯扬 ,  孙伟锋

IPC: H01L29/06 ,  H01L29/20 ,  H01L21/336 ,  H01L29/78 ,  H01L21/335 ,  H01L29/778 ,  H01L27/085

Abstract: 本申请涉及一种氮化镓半导体器件及其制备方法。该氮化镓半导体器件包括：基底；第一氮化镓层，设于所述基底上；第一介质层，设于所述第一氮化镓层上；第一栅极，设于所述第一介质层上。本申请提供的氮化镓半导体器件及其制备方法，通过在第一栅极和第一氮化镓层之间设置第一介质层，这样，一方面，第一介质层和第一氮化镓层由于极化效应产生高浓度的二维电子气可以消耗第一栅极所在区域的空穴，从而提高器件的阈值电压；另一方面，相较于未设置第一介质层的氮化镓半导体器件，在保证器件增强型的前提下，本申请可以使第一栅极下方的第一氮化镓层的厚度更厚，进而减小器件的导通电阻，提高器件的输出电流。

公开(公告)号：CN118466672A

公开(公告)日：2024-08-09

申请号：CN202410502835.0

申请日：2024-04-25

Applicant: 东南大学

Inventor： 方中元 ,  郭海洋 ,  樊浩男 ,  张学永 ,  孙伟锋 ,  时龙兴

IPC: G05F1/567

Abstract: 本发明涉及一种集成基准源与线性稳压器的温漂校准电源管理芯片，设计应用电压基准电路和LDO电路，引入各个正负温度系数电阻组合，按需设计各组合中正温度系数电阻与负温度系数电阻之间的搭配比例，组成0温度系数电阻组合，以及组成基于0温度系数对应比例进行微调、用以抵消相应MOS管自身温度系数的电阻组合，以此提供符合温度系数要求的电压输出，克服了阻值调节精度不足、以及VREF温度系数在传递到VOUT过程中劣化的弊端，并且设计方案在实现低温度系数电压提供的同时，为设计电路额外增添了带负载能力，以此可以集成更多的功能电路，具有很高的拓展性。

公开(公告)号：CN118399942A

公开(公告)日：2024-07-26

申请号：CN202410479818.X

申请日：2024-04-22

Applicant: 东南大学

Inventor： 孙伟锋 ,  杨松涛 ,  任锦涛 ,  郑逸飞 ,  董千恒 ,  时龙兴

IPC: H03K17/567 ,  H03K17/16

Abstract: 本发明提供一种用于高边开关芯片的输出级电路和反极性保护电路，其中，输出级电路包括：主功率管、驱动电路、第一钳位保护电路以及反极性保护电路。反极性保护电路包括：第一反极性保护电路，连接在电源端和接地端之间，用于检测电源端和接地端之间的供电电压，并根据供电电压产生控制信号；第二反极性保护电路，分别与电源端、接地端和芯片输出端相连接，用于检测电源端和接地端之间的供电电压，并根据供电电压提供电源端到芯片输出端之间的低阻路径。本发明在检测到电源端和接地端之间的供电电压为负电压时，控制主功率管导通以减少反极性时的功耗和发热，并且能够有效抑制由于n型衬底驱动电路的寄生三极管开启而导致的反极性保护失效。

公开(公告)号：CN118151708A

公开(公告)日：2024-06-07

申请号：CN202410283724.5

申请日：2024-03-13

Applicant: 东南大学

Inventor： 方中元 ,  刘佳豪 ,  范王琛 ,  樊浩男 ,  李忠良 ,  孙伟锋 ,  时龙兴

IPC: G05F1/56

Abstract: 本发明涉及一种可增强瞬态响应和纹波抑制比的低压差线性稳压器，基于误差放大电路、求和级电路、超级源随器电路、以及电流反馈环路电路，通过设计方案进行电路搭建，并实现电压反馈主环路、反馈增强环路和电流反馈环路这三条信号反馈环路，能够在应用中，具有快速瞬态响应和高的纹波抑制比，能够根据负载电流的大小、自适应地调节给予缓冲器级的电流大小，避免了功耗的浪费，降低了成本和设计复杂性，并且在显著提高瞬态响应的基础上降低了功耗的大小，实现快速的瞬态响应和纹波抑制比。

公开(公告)号：CN117832273A

公开(公告)日：2024-04-05

申请号：CN202311748601.6

申请日：2023-12-19

Applicant: 东南大学

Inventor： 孙伟锋 ,  曹钧厚 ,  付浩 ,  魏家行 ,  刘斯扬 ,  时龙兴

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/40 ,  H01L21/336

Abstract: 本发明公开了一种低隧穿泄漏电流的功率器件及其制造方法。器件包括衬底及其上第一导电类型漂移区；位于漂移区上方的沟槽，漂移区及上方设有沟槽，且沟槽两侧设有异质材料区，异质材料区下方设有第二导电类型耐压区域，耐压区与沟槽间以漂移区隔开，沟槽内设有栅电极，栅电极下方设有对称分布的埋层电极，沟槽、栅电极、埋层电极间分别以介质层隔离，异质材料区上方设有源电极，其与沟槽内栅电极间以介质层隔开；衬底下方设有漏电极。本发明的优势在于，器件通过隧穿原理导通，有效降低导通电阻并避免了由寄生三极管引起的闩锁效应。埋层电极的引入降低了反向阻断时隧穿点电场强度，进而降低反向漏电流。同时对器件开关速度也有提升。

公开(公告)号：CN111431377B

公开(公告)日：2024-02-23

申请号：CN201811584895.2

申请日：2018-12-24

Applicant: 东南大学 ,  无锡华润上华科技有限公司

Inventor： 钱钦松 ,  邵宸晟 ,  郭守誉 ,  张琥 ,  许胜有 ,  孙伟锋 ,  时龙兴

IPC: H02M1/00 ,  H02M1/12 ,  G01R19/00

Abstract: 本发明涉及一种电压差分采样电路及开关变换器的控制电路，所述电压差分采样电路包括：双路差分采样电路，每路采样走线的输入端连接电压采样点，以对电压采样点进行差分采样；频率补偿模块，包括第一频率补偿电路和第二频率补偿电路，第一频率补偿电路连接第一采样走线，第二频率补偿电路连接第二采样走线，用于消除两路采样走线采集到的电压信号中的高频振荡信号；第一电压跟随器，输入端连接第一采样走线；第二电压跟随器，输入端连接第二采样走线；差分运算电路，用于对两个电压跟随器输出的电压信号进行减法运算后将运算结果输出。本发明设置频率补偿模块以衰减高频分量，并通过电压跟随器进行缓冲和隔离，最终得到消除了共模噪声的电压信号。

公开(公告)号：CN117375593A

公开(公告)日：2024-01-09

申请号：CN202311409428.7

申请日：2023-10-27

Applicant: 东南大学

Inventor： 李胜 ,  毛伟雄 ,  陆伟豪 ,  刘斯扬 ,  孙伟锋 ,  时龙兴

IPC: H03K17/042 ,  H03K17/687

Abstract: 本发明提供一种耗尽型功率半导体器件的直驱电路，包括耗尽型功率半导体器件，N沟道金属氧化物半导体器件，隔离型栅极驱动，隔离型变压器，二极管和电阻；其中耗尽型功率半导体器件的栅极与隔离型栅极驱动的输出相连接，源极与N沟道金属氧化物半导体器件的漏极及输出供电相连接；N沟道金属氧化物半导体器件的栅极与隔离型变压器的输出相连接；第一二极管的阳极与隔离型栅极驱动的输出相连接，阴极与N沟道金属氧化物半导体器件的源极相连接；第二二极管的阳极与隔离型栅极驱动的输出供电相连接，阴极与耗尽型功率半导体器件的源极及N沟道金属氧化物半导体器件的漏极相连接。本发明完成对耗尽型功率半导体器件的直接控制，提高开关速度和频率。