公开(公告)号：CN103762185B

公开(公告)日：2016-04-27

申请号：CN201310711758.1

申请日：2013-12-20

申请人： 南通富士通微电子股份有限公司

发明人： 张卫红 ,  张童龙

IPC分类号： H01L21/60

CPC分类号： H01L2224/16225 ,  H01L2224/48091 ,  H01L2924/00014

摘要： 本发明提供了一种半导体叠层封装方法，包括：制作上封装体，制作封装有芯片的下封装体，将所述上封装体和所述下封装体叠层封装，所述制作封装有芯片的下封装体包括：S101：提供制作所述下封装体的基板；S102：在所述基板上表面形成金属凸点；S103：将芯片通过倒装方式连接在基板上表面；S104：用塑封底填料将芯片固定和封装于基板上；S105：在基板下表面形成焊球或者可焊接膜层。本发明提供的封装方法在下封装体芯片的封装中采用塑封底填料填充芯片底部，同时包封住芯片将芯片固定于基板。这样，减少了传统叠层封装中封装体翘曲的问题，对较薄的下封装体芯片的封装有很大的优势和适用性。

公开(公告)号：CN103247585B

公开(公告)日：2016-04-27

申请号：CN201310135217.9

申请日：2013-04-18

申请人： 南通富士通微电子股份有限公司

发明人： 缪小勇

IPC分类号： H01L23/485

CPC分类号： H01L2224/11

摘要： 本发明公开了一种半导体封装结构，包括凸点，所述凸点的底部外围设有突起物；所述突起物的材质与所述凸点的材质相同；所述突起物与所述凸点在电镀过程中一次形成。本发明通过在凸点底部设置突起物，突起物在湿法蚀刻时起到补偿的作用，减小侧蚀的发生，从而形成更加可靠的凸点封装结构。

公开(公告)号：CN103219305B

公开(公告)日：2016-04-06

申请号：CN201310137091.9

申请日：2013-04-18

申请人： 南通富士通微电子股份有限公司

发明人： 丁万春 ,  虞国良

IPC分类号： H01L23/485 ,  H01L21/60

CPC分类号： H01L2224/11 ,  H01L2924/00012

摘要： 本发明公开了一种凸点底部保护结构，包括凸点，所述凸点的底部外围设有突起物，所述突起物的材质与所述凸点的材质相同。所述凸点底部设有凸点下金属层，所述凸点下金属层下部设有铝层，所述铝层下部设有硅片。本发明通过在凸点底部设置突起物，突起物在湿法蚀刻时起到补偿的作用，减小侧蚀的发生，从而形成更加可靠的凸点封装结构。

公开(公告)号：CN102176450B

公开(公告)日：2016-04-06

申请号：CN201110069991.5

申请日：2011-03-22

申请人： 南通富士通微电子股份有限公司

发明人： 陶玉娟 ,  石磊

IPC分类号： H01L25/00 ,  H01L23/31 ,  H01L23/52

CPC分类号： H01L2224/18 ,  H01L2224/24226 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2224/73267 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/19105 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2924/00012

摘要： 本发明涉及高密度系统级封装结构，包括基板；位于基板上的至少一组布线封装层，所述布线封装层包括依次位于基板上的布线贴装层、布线封料层、布线层；位于末组布线封装层上的引线键合封装层，所述引线键合封装层包括依次位于末组布线封装层上的引线贴装层、金属引线、顶部封料层；设置于基板下方的连接球；其中，封装层之间透过布线层实现相邻封装层或间隔封装层间的电互联。与现有技术相比，本发明请求保护的高密度系统级封装结构，可以形成包含整体系统功能而非单一的芯片功能的最终封装产品，降低了系统内电阻、电感以及芯片间的干扰因素。此外，可以形成更为复杂的多层互联结构，实现集成度更高的圆片系统级封装。

公开(公告)号：CN105428254A

公开(公告)日：2016-03-23

申请号：CN201510977315.6

申请日：2015-12-23

申请人： 南通富士通微电子股份有限公司

发明人： 沈海军

IPC分类号： H01L21/48

CPC分类号： H01L2224/16227 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/81447 ,  H01L2924/15322 ,  H01L21/4825

摘要： 本申请公开了一种叠层封装方法，包括以下步骤：以倒装贴装的方式将设置有凸点的第一芯片贴装到基板上；在所述基板上形成塑封层，所述塑封层包覆所述第一芯片及所述凸点；对所述塑封层及所述第一芯片进行研磨，直至所述凸点的顶部露出所述塑封层。本申请提供的叠层封装方法，通过将封料层及第一芯片研磨掉来使凸点的顶部露出封料层，而不需要通过激光打孔的方式来使凸点露出封料层，因此克服了采用激光打孔方式时出现的孔径一致性差、凸点露出高度不稳定、钻孔位置容易偏移的问题。采用本申请方法可以实现更小节距的凸点制作。

公开(公告)号：CN105390471A

公开(公告)日：2016-03-09

申请号：CN201510750934.1

申请日：2015-11-06

申请人： 南通富士通微电子股份有限公司

发明人： 丁万春

IPC分类号： H01L23/495

CPC分类号： H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/19 ,  H01L2224/24 ,  H01L2224/73267 ,  H01L2224/82 ,  H01L2224/92244 ,  H01L2924/15153 ,  H01L23/49582

摘要： 本发明公开了一种扇出晶圆级封装结构，包括：承载板，承载板上的第一开口部内装载有芯片；形成于承载板上且位于第一开口部周围的第一重布线层；形成于第一重布线层上的导电柱，导电柱的顶面高于芯片的顶面；形成于承载板上的第一封料层，第一封料层表面裸露出导电柱顶面和芯片的连接部件；形成于第一封料层上连接导电柱与芯片的第二重布线层；形成于第二重布线层上的第二封料层，第二封料层裸露出第二重布线层的连接区域；形成于连接区域上的焊球。本发明利用阻流结构fanout工艺，形成栅栏状的柱子区域，以限制树脂在固化过程中的涨缩，限制芯片的偏移；在承载板上方、导电柱下方设置第一重布线层，增加结合力、提高散热性能。

公开(公告)号：CN105390429A

公开(公告)日：2016-03-09

申请号：CN201510747322.7

申请日：2015-11-05

申请人： 南通富士通微电子股份有限公司

发明人： 石磊

IPC分类号： H01L21/683 ,  H01L21/78

摘要： 一种封装方法，包括：提供载板，所述载板包括若干芯片区以及位于相邻芯片区之间的切割区，所述载板包括第一表面；在所述载板第一表面的切割区内形成若干凹槽；提供芯片，所述芯片包括相对的功能面和非功能面；将所述芯片的非功能面与载板芯片区的第一表面固定；在将芯片的非功能面与载板芯片区的第一表面固定之后，在所述芯片的功能面表面形成凸点；在所述载板第一表面和芯片表面形成塑封层，所述塑封层暴露出所述凸点的顶部表面；在形成所述塑封层之后，去除所述载板；在所述塑封层表面和凸点的顶部表面形成再布线结构；对所述塑封层和再布线结构进行切割，使若干芯片相互分立，形成独立的封装结构。所形成的封装产品的良率和可靠性提高。

公开(公告)号：CN103343380B

公开(公告)日：2016-03-09

申请号：CN201310274867.1

申请日：2013-07-01

申请人： 南通富士通微电子股份有限公司

发明人： 李红雷 ,  徐小锋

IPC分类号： C25D17/10 ,  C25D7/12

摘要： 一种电镀用阳极组件和电镀装置，其中，所述电镀用阳极组件包括：载板，载板包括第一表面和第一表面相对的第二表面，所述载板内具有若干孔洞，所述孔洞的开口贯穿载板的第一表面；若干阳极，每个阳极位于相应的孔洞内；调节单元，所述调节单元穿过载板的第二表面与阳极的一端相连，并使孔洞内的阳极沿孔洞延伸的方向移动。采用上述阳极进行电镀形成的镀层的后续均匀性较好，并且阳极的使用寿命较长。

公开(公告)号：CN105355569A

公开(公告)日：2016-02-24

申请号：CN201510747384.8

申请日：2015-11-05

申请人： 南通富士通微电子股份有限公司

发明人： 石磊

IPC分类号： H01L21/56

CPC分类号： H01L24/96 ,  H01L21/568 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/19 ,  H01L2924/18162 ,  H01L2924/3511 ,  H01L2924/00012 ,  H01L21/56

摘要： 一种封装方法，包括：提供载板，所述载板包括若干芯片区以及位于相邻芯片区之间的切割区，所述载板包括第一表面；在所述载板第一表面的切割区内形成若干凹槽；提供芯片，所述芯片包括相对的功能面和非功能面，所述功能面表面具有凸块，所述凸块突出于所述功能面；将所述芯片的非功能面与载板芯片区的第一表面固定；在所述载板第一表面和芯片表面形成塑封层，所述塑封层暴露出所述凸块的顶部表面；在形成所述塑封层之后，去除所述载板；在所述塑封层表面和芯片的功能面形成再布线结构；对所述塑封层和再布线结构进行切割，使若干芯片相互分立，形成独立的封装结构。所形成的封装产品的良率和可靠性提高。

公开(公告)号：CN102915981B

公开(公告)日：2016-02-03

申请号：CN201210444184.1

申请日：2012-11-08

申请人： 南通富士通微电子股份有限公司

发明人： 陶玉娟 ,  缪小勇

IPC分类号： H01L23/485 ,  H01L21/60

CPC分类号： H01L2224/11 ,  H01L2924/00012

摘要： 本发明提供一种半导体器件及其封装方法。其中，半导体器件包括半导体基底和柱状电极，所述半导体基底上具有焊盘，所述焊盘与所述柱状电极的一端电连接，所述柱状电极外侧裹覆焊接凸点，且所述焊接凸点覆盖所述柱状电极的周面及远离所述焊盘的端面。上述方案，使焊接凸点裹覆在柱状电极的外侧，使焊接凸点与柱状电极形成了类似插销的结构，焊接凸点与柱状电极由现有的单平面接触变为多面接触，接触面积增大，两者的结合力增强，使得焊接凸点受到的可接受外力大大增强，进而提高了焊接凸点与柱状电极结合的可靠性。