-
公开(公告)号：CN115659880A
公开(公告)日：2023-01-31
申请号：CN202211067666.X
申请日：2022-09-01
Applicant: 重庆邮电大学
IPC: G06F30/327 , G06F30/337 , G06F17/16 , G06F18/211
Abstract: 本发明请求保护一种基于奇异值分解的主成分分析算法的硬件电路及方法，属于无监督学习的降维算法的硬件实现技术。该电路包括下面的电路模块：控制模块、Hestense模块、CORDIC模块和雅可比旋转模块，其中，控制模块用于控制各个模块的时序和工作状态；Hestense模块用于计算CORDIC模块所需的参数，由乘法器、加法器、寄存器和RAM搭建构成；CORDIC模块用于计算反三角函数，由多路选择器、寄存器和移位器搭建构成；雅可比旋转模块用于计算输入数据的正交化结果，由四个乘法器、一个加法器和一个减法器搭建构成。
-
公开(公告)号：CN115423081A
公开(公告)日：2022-12-02
申请号：CN202211150640.1
申请日：2022-09-21
Applicant: 重庆邮电大学
Abstract: 本发明请求保护一种基于FPGA的CNN_LSTM算法的神经网络加速器，CNN硬件实现部分包括数据输入行缓存模块，卷积计算模块，Relu激活函数模块，中间结果缓存模块，池化计算模块；LSTM硬件实现部分包括LSTM控制模块，门函数计算模块，Sigmoid激活函数线性近似模块；FC硬件实现部分包括FC控制模块，全连接层计算模块，Relu激活函数模块，数据输出缓存。本发明目的在于能够结合具体的应用场景设计出高性能、低功耗、灵活性强的CNN_LSTM神经网络加速器。创新点在于相比较传统的神经网络加速器，本发明使用并行流水的设计方法实现了CNN‑LSTM算法的神经网络加速器，对提高神经网络加速器的低功耗与数据吞吐率有着显著的效果，而且利用FPGA的并行处理能力使得算法有更快的运行速度。
-
公开(公告)号：CN115378231A
公开(公告)日：2022-11-22
申请号：CN202210961176.8
申请日：2022-08-09
Applicant: 重庆邮电大学
Abstract: 本发明请求保护一种基于零电流检测的DC‑DC变换器调制模式切换电路，属于集成电路技术领域。包括CCM/DCM判断电路、PWM/PFM选择电路和功率管开关。其中CCM/DCM判断电路用于判断DC‑DC变换器工作模式，判断DC‑DC变换器是工作在DCM模式还是CCM模式。PWM/PFM调制电路用于产生PWM调制信号和PFM调制信号，分别用于DC‑DC的CCM工作模式和DCM工作模式。功率开关管有一组大尺寸功率开关管MH1和ML1，一组小尺寸功率开关管MH和ML，小尺寸功率开关主要用在DCM模式来减小开关损耗。PWM/PFM选择电路根据CCM/DCM判断电路产生的判断信号VCTL来进行PWM调制模式和PFM调制模式的选择，并且对功率开关管尺寸进行选择。
-
公开(公告)号：CN114900156A
公开(公告)日：2022-08-12
申请号：CN202210404643.7
申请日：2022-04-18
Applicant: 重庆邮电大学
IPC: H03H21/00
Abstract: 本发明请求保护一种基于分布式算法的高吞吐量LMS自适应滤波器。主要包括3个部分：(1)基于DA的控制模块设计(2)基于DA的辅助模块设计(3)基于DA的滤波器模块设计。本发明目的在于针对LMS自适应滤波器，构建高吞吐量和低功耗的自适应滤波器结构。创新点在于相比较传统的LMS自适应滤波器结构，本发明提出了基于DA的辅助模块，该模块使用具有特殊寻址的辅助查找表，该查找表存储输入样本的所有可能的组合，克服了每次自适应滤波器运行时，都需要更新LUT的问题，同时相比较传统的MAC单元有着更高的吞吐量，且该设计可以很容易被重新配置，可以匹配广泛的性能要求。
-
公开(公告)号：CN114878901A
公开(公告)日：2022-08-09
申请号：CN202210571587.6
申请日：2022-05-24
Applicant: 重庆邮电大学
IPC: G01R19/175
Abstract: 本发明请求保护一种可消除比较器失调电压影响的DC‑DC过零电流检测电路，包括比较器1、比较器1＇、开关1、开关2、电容C、D触发器、电压叠加电路、功率管开关节点端信号VX、地端口GND和功率管开关控制信号VZCD。其中，比较器1的输出控制D触发器，D触发器的输出信号Q1和Q2分别控制开关1、开关2。电容C主要通过开关1来采集比较器的失调电压VOFFSET，通过开关2将采集到的比较器失调电压VOFFSET传输到电压叠加电路中并与功率管开关节点信号端VX叠加产生新的信号VX+VOFFSET输入到比较器1＇中与GND比较产生功率管开关控制信号VZCD，信号VX+VOFFSET输入到比较器时，相当于抵消掉比较器失调电压VOFFSET。从而消除比较器失调电压对过零电流检测电路的影响。
-
Patent Agency Ranking
公开(公告)号：CN108616265B
公开(公告)日：2022-07-01
申请号：CN201810419812.8
申请日：2018-05-04
Applicant: 重庆邮电大学
IPC: H03H17/02
Abstract: 本发明请求保护一种基于五模余数基的RNS DWT滤波器组的电路结构，所选用的余数基为{2n‑1,2n,2n+1,2n‑1‑1,2n+1‑1}。本发明采用的是五模余数基，这样不仅能够提供更大的系统动态范围，使得系统的适用性更加广泛，并且缩小了每个子滤波通道的运算位宽，提升了运算效率。本发明中的前向转换器可直接输出模2n+1转换的消1形式，从而避免了模2n+1子滤波通道中的数值转换，降低了电路的硬件资源消耗。子滤波通道中的模2n‑1加法器采用三位前缀运算单元，可实现三个前缀运算对的同时运算。可实现对大位宽输入数据的处理，同时可提升系统的整体运行速度。
-
公开(公告)号：CN114528984A
公开(公告)日：2022-05-24
申请号：CN202210042569.9
申请日：2022-01-14
Applicant: 重庆邮电大学
Abstract: 本发明请求保护一种用于脉冲神经网络的多输入神经元电路，属于集成电路设计领域。该电路主要包括：输入电路、复位电路、泄露电路、状态判断电路及动作电位发生电路。本发明实现了LIF(Leaky Integrate and Fire)模型的三种动态响应模式，分别为持续脉冲(Tonic Spiking,TS)、1类兴奋性(Class 1Excitability)、积分器(Integrator)，且无需额外的数字电路辅助，而且在LIF模型的基础上加入不应期的设计，使神经元功能更贴近生物神经元工作机制。其中神经元电路输入分为了兴奋性输入和抑制性输入，且在输入端加入了多输入的设计，使神经元电路可以和多个神经元电路相连接，更贴近生物神经元之间的连接方式。
-
公开(公告)号：CN114520643A
公开(公告)日：2022-05-20
申请号：CN202210121800.3
申请日：2022-02-09
Applicant: 重庆邮电大学
IPC: H03H21/00
Abstract: 本发明请求保护一种基于FPGA的高速Delay‑FxLMS滤波器设计方法。主要包括三个部分：(1)DF‑DFxLMS滤波器设计(2)TF‑RDFxLMS滤波器设计(3)HS‑TF‑RDFxLMS滤波器设计。本发明的创新点在于采用延时分解算法来解决时延量增加和输出滞后导致滤波器收敛性下降问题，然后对自适应滤波模块和次级路径模块进行转置操作进一步减小关键路径来提高系统的时钟速度，通过优化电路子模块来减小整个电路寄存器数量；最后在关键路径不变前提下，采用硬件共享思想实现TF‑RDFxLMS滤波器的面积/速度权衡。实验结果表明，该文提出的算法收敛速度是DFxLMS算法的3.5倍,关键路径缩短了其HS‑TF‑RDFxLMS滤波器时钟速度相比于TF‑RDFxLMS滤波器降低了4％，但LUT和FF的资源分别节约了10％和28％。
-
公开(公告)号：CN114335234A
公开(公告)日：2022-04-12
申请号：CN202210015492.6
申请日：2022-01-07
Applicant: 重庆邮电大学
IPC: H01L31/11 , H01L31/0352 , H01L31/18
Abstract: 本发明涉及一种硅锗异质结光电晶体管及其制造方法，属于电子技术领域。在N型Si衬底上进行热氧化处理形成二氧化硅作为埋氧层；通过离子注入形成N+亚集电区和N‑集电区；通过氮化形成四氮化三硅牺牲保护层；在基极窗口所对应的集电区的位置进行硼离子注入，并执行快速热退火操作以消除晶格损伤；在N‑集电区边缘通过离子注入形成N+区域连接N+亚集电区；在硅锗基区的Ge组分采用阶梯型分布；在单晶Si包层上淀积N+多晶硅作为发射极；在集电区刻蚀Si并淀积Ge组分为20％的SiGe材料作为SiGe应力源。本发明中在集电区引入了单轴压应力，提高了载流子的迁移率和器件的频率特性。
-
公开(公告)号：CN111627415B
公开(公告)日：2022-03-22
申请号：CN202010350303.1
申请日：2020-04-28
Applicant: 重庆邮电大学
IPC: G10K11/178
Abstract: 本发明请求保护一种基于自适应MFxLMS算法的主动降噪装置及FPGA实现，其包括动量MFxLMS算法软件部分和FPGA硬件部分，其中，动量MFxLMS算法软件部分包括噪声信号滤波模块、MFxLMS算法模块、次级通道建模模块、白噪声产生器及主通道路径模块；FPGA硬件部分包括WM8731音频编解码器、IIC控制模块、寄存器配置模块、时钟发生模块、2个音频接收模块、音频发送模块、2个FIFO模块以及ANC算法模块，本发明的主动噪声控制算法不仅能降低计算复杂度、建模准确度、稳态性能以及收敛速度，而且利用FPGA的并行处理能力使得算法有更快的运行速度。
-
-
-
-
-
-
-
-
-
Search Results
129
records
(took 0.032 seconds)
