-
公开(公告)号：CN115133930B
公开(公告)日：2024-07-19
申请号：CN202210406096.6
申请日：2022-04-18
Applicant: 重庆邮电大学
IPC: H03M1/12
Abstract: 本发明请求保护一种共用比较器的两通道时域交织型Binary‑Search ADC系统，其包括两通道自举采样选通电路、共用比较器的两通道比较电路、编码器电路和两通道数选电路，其中两通道自举采样选通电路包括子两通道数选电路、自举采样开关和采样电容；共用比较器的两通道比较电路包括每一级的三级动态比较器、时序选通逻辑和输出选通逻辑。本发明的目的在于能够使两通道时域交织型Binary‑Search ADC共用比较器，减少了一半的比较器数目，极大的降低了电路的功耗和版图面积。创新点在于相比传统两通道时域交织Binary‑Search ADC架构，本发明基于共用比较器的两通道电路对电路功耗和版图面积的降低有着显著的效果。
-
公开(公告)号：CN111722665A
公开(公告)日：2020-09-29
申请号：CN202010524015.3
申请日：2020-06-10
Applicant: 重庆邮电大学
IPC: G05F1/56
Abstract: 本发明请求保护一种应用于高速度高精度电流舵DAC的单位电流源电路。该电路主要包括一个同步低压低交叉点差分控制驱动信号产生电路，一个带隙基准与电压管理电路以及单位电流产生电路。所述同步低压低交叉点差分控制驱动信号产生电路与单位电流产生电路相连接，所述单位电流产生电路与带隙基准与电压管理电路相连接，其中，所述同步低压低交叉点差分控制驱动信号产生电路用于产生同步的低电压低交叉点的差分信号，防止差分开关同时关闭使电流源不稳定的情况发生，所述带隙基准与电压管理电路用于提供稳定的不随温度变化的基准电压，经过简单的电压变化后得到单位电流源的偏置电压，以及得到同步低压低交叉点差分控制驱动信号产生电路的低电压；所述单位电流产生电路产生稳定、精确、适用频宽广的单位电流。与传统的单位电流源相比得到的输出电流更加稳定，精度更高，适用的工作频率更宽。
-
公开(公告)号：CN115133930A
公开(公告)日：2022-09-30
申请号：CN202210406096.6
申请日：2022-04-18
Applicant: 重庆邮电大学
IPC: H03M1/12
Abstract: 本发明请求保护一种共用比较器的两通道时域交织型Binary‑Search ADC系统，其包括两通道自举采样选通电路、共用比较器的两通道比较电路、编码器电路和两通道数选电路，其中两通道自举采样选通电路包括子两通道数选电路、自举采样开关和采样电容；共用比较器的两通道比较电路包括每一级的三级动态比较器、时序选通逻辑和输出选通逻辑。本发明的目的在于能够使两通道时域交织型Binary‑Search ADC共用比较器，减少了一半的比较器数目，极大的降低了电路的功耗和版图面积。创新点在于相比传统两通道时域交织Binary‑Search ADC架构，本发明基于共用比较器的两通道电路对电路功耗和版图面积的降低有着显著的效果。
-
公开(公告)号：CN112422130A
公开(公告)日：2021-02-26
申请号：CN202011343341.0
申请日：2020-11-26
Applicant: 重庆邮电大学
IPC: H03M1/38
Abstract: 本发明请求保护一种基于全动态结构的低功耗Binary‑Search ADC系统，其包括自举采样电路、全动态带前置放大器的比较器阵列和解码器阵列，其中自举采样电路包括电荷泵电路、自举采样开关和采样电容；判决阵列包括每一级的动态前置放大器、动态比较器和后端解码器阵列。本发明的目的在于能够通过使电路中的主要模块全部改进为动态结构，当没有控制时序输入时电路不工作，且控制电路工作的大部分时序信号由电路结构本身产生，从而使功耗得到进一步降低。创新点在于相比较传统架构，本发明基于全动态结构对电路功耗的降低有着显著的效果。本发明的全动态结构不仅能降低电路功耗，而且动态放大器还减小了电路的失调电压影响，保证了精度。
-
公开(公告)号：CN114528984A
公开(公告)日：2022-05-24
申请号：CN202210042569.9
申请日：2022-01-14
Applicant: 重庆邮电大学
Abstract: 本发明请求保护一种用于脉冲神经网络的多输入神经元电路，属于集成电路设计领域。该电路主要包括：输入电路、复位电路、泄露电路、状态判断电路及动作电位发生电路。本发明实现了LIF(Leaky Integrate and Fire)模型的三种动态响应模式，分别为持续脉冲(Tonic Spiking,TS)、1类兴奋性(Class 1Excitability)、积分器(Integrator)，且无需额外的数字电路辅助，而且在LIF模型的基础上加入不应期的设计，使神经元功能更贴近生物神经元工作机制。其中神经元电路输入分为了兴奋性输入和抑制性输入，且在输入端加入了多输入的设计，使神经元电路可以和多个神经元电路相连接，更贴近生物神经元之间的连接方式。
-
Patent Agency Ranking
公开(公告)号：CN113138406A
公开(公告)日：2021-07-20
申请号：CN202110238125.8
申请日：2021-03-04
Applicant: 重庆邮电大学
Abstract: 本发明请求保护一种具有基线保持功能的辐射探测器读出电路，包括电荷敏感放大器，滤波成形器，零极点消除电路，基线保持电路。其中，电荷敏感放大器输出来自于辐射探测器收集的电荷信号，电荷放大器的输出端连接零极点消除电路的输入端，零极点消除的输出端和基线保持电路的输入端连接滤波成形器的输入端，滤波成形器的输出端和基线保持的输出端都连接到输出。本发明包括的电荷敏感放大器用于将探测器收集到的电荷信号积分为指数下降的电压信号，零极点消除电路用于消除电路中产生的极点，滤波成形电路的作用是将零极点消除电路的脉冲信号整形为准高斯波形并滤除噪声，基线保持电路负责在高频事件输入时基线稳定不变。
-
公开(公告)号：CN112465134A
公开(公告)日：2021-03-09
申请号：CN202011351754.3
申请日：2020-11-26
Applicant: 重庆邮电大学
Abstract: 本发明请求保护一种基于LIF(Leaky Integrate and Fire)模型的脉冲神经网络神经元电路，属于集成电路设计领域。该电路主要包括：膜电位积累电路、泄露电路、脉冲产生电路、不应期电路及复位电路。本发明不仅实现了LIF神经元模型的积分泄露点火功能，还模拟了生物神经元的不应期特性，其中不应期可调。本发明基于CMOS工艺，电路结构简单，且电路中多采用亚阈值区MOS管，使神经元电路具有超低功耗特性；电路的输入电流为pA级，输出脉冲频率为Hz级，能很好模拟生物神经元的典型工作状态，有效地实现了神经元的功能，可用于实现大规模脉冲神经网络系统。
-
公开(公告)号：CN112422130B
公开(公告)日：2022-07-01
申请号：CN202011343341.0
申请日：2020-11-26
Applicant: 重庆邮电大学
IPC: H03M1/38
Abstract: 本发明请求保护一种基于全动态结构的低功耗Binary‑Search ADC系统，其包括自举采样电路、全动态带前置放大器的比较器阵列和解码器阵列，其中自举采样电路包括电荷泵电路、自举采样开关和采样电容；判决阵列包括每一级的动态前置放大器、动态比较器和后端解码器阵列。本发明的目的在于能够通过使电路中的主要模块全部改进为动态结构，当没有控制时序输入时电路不工作，且控制电路工作的大部分时序信号由电路结构本身产生，从而使功耗得到进一步降低。创新点在于相比较传统架构，本发明基于全动态结构对电路功耗的降低有着显著的效果。本发明的全动态结构不仅能降低电路功耗，而且动态放大器还减小了电路的失调电压影响，保证了精度。
-
公开(公告)号：CN112465134B
公开(公告)日：2022-05-03
申请号：CN202011351754.3
申请日：2020-11-26
Applicant: 重庆邮电大学
Abstract: 本发明请求保护一种基于LIF(Leaky Integrate and Fire)模型的脉冲神经网络神经元电路，属于集成电路设计领域。该电路主要包括：膜电位积累电路、泄露电路、脉冲产生电路、不应期电路及复位电路。本发明不仅实现了LIF神经元模型的积分泄露点火功能，还模拟了生物神经元的不应期特性，其中不应期可调。本发明基于CMOS工艺，电路结构简单，且电路中多采用亚阈值区MOS管，使神经元电路具有超低功耗特性；电路的输入电流为pA级，输出脉冲频率为Hz级，能很好模拟生物神经元的典型工作状态，有效地实现了神经元的功能，可用于实现大规模脉冲神经网络系统。
-
公开(公告)号：CN114089630A
公开(公告)日：2022-02-25
申请号：CN202111340228.1
申请日：2021-11-12
Applicant: 重庆邮电大学
IPC: G05B13/04
Abstract: 本发明请求保护一种基于STDP(Spiking‑Timing‑Dependent‑Plasticity)学习规则的低功耗非对称性可调突触电路，属于集成电路设计领域。该电路主要包括控制开关、信号变化电路以及权重更新电路等。控制开关接收来自神经元的脉冲信号后传递给信号变化电路，将脉冲信号转换成呈指数性变化的模拟信号，并在下一次脉冲信号到来时将变化后的信号传递给权重更新电路改变突触权重，其中突触权重电压存储在电容C3中。本突触电路整体呈上下对称的结构，上半部分结构用于实现STDP学习规则中突触权重增加的情况，下半部分结构用于实现突触权重减小的情况，上下两部分通过对电容C3进行充放电改变突触权重电压值，并通过调整偏置电压VAP、VAN和Vleakn、Vleakp改变突触权重学习窗口的形状，实现非对称性可调学习窗口。
-
-
-
-
-
-
-
-
-
Search Results
12
records
(took 0.017 seconds)
