公开(公告)号：CN118249785A

公开(公告)日：2024-06-25

申请号：CN202410376882.5

申请日：2024-03-29

Applicant: 重庆邮电大学

Inventor： 周瑀萱 ,  袁军 ,  冉春澜 ,  杨智博 ,  刘小龙 ,  周秋月 ,  杨翊植 ,  毛羽萌

IPC: H03H21/00

Abstract: 本发明请求保护一种基于FPGA的DF_RDLMS滤波器的设计方法，属于数字信号处理领域，主要包括2个部分：(1)自适应FxLMS滤波器的设计(2)全局稳定方程误差算法的滤波器设计。本发明的创新点在于采用全局稳定方程误差算法来改善自适应FxLMS滤波器的收敛速度和降噪性能，在次级路径突然注入白噪声时，仅需迭代100次即可达到收敛的状态，最大降噪量相比传统的FxLMS算法大18dbA。

公开(公告)号：CN114520643B

公开(公告)日：2024-03-19

申请号：CN202210121800.3

申请日：2022-02-09

Applicant: 重庆邮电大学

Inventor： 袁军 ,  袁财政 ,  孟祥胜 ,  赵强 ,  李军 ,  王巍 ,  王冠宇 ,  李勤

IPC: H03H21/00

Abstract: 本发明请求保护一种基于FPGA的高速Delay‑FxLMS滤波器设计方法。主要包括三个部分：(1)DF‑DFxLMS滤波器设计(2)TF‑RDFxLMS滤波器设计(3)HS‑TF‑RDFxLMS滤波器设计。本发明的创新点在于采用延时分解算法来解决时延量增加和输出滞后导致滤波器收敛性下降问题，然后对自适应滤波模块和次级路径模块进行转置操作进一步减小关键路径来提高系统的时钟速度，通过优化电路子模块来减小整个电路寄存器数量；最后在关键路径不变前提下，采用硬件共享思想实现TF‑RDFxLMS滤波器的面积/速度权衡。实验结果表明，该文提出的算法收敛速度是DFxLMS算法的3.5倍,关键路径缩短了#imgabs0#其HS‑TF‑RDFxLMS滤波器时钟速度相比于TF‑RDFxLMS滤波器降低了4％，但LUT和FF的资源分别节约了10％和28％。

公开(公告)号：CN117110850A

公开(公告)日：2023-11-24

申请号：CN202310994299.6

申请日：2023-08-08

Applicant: 重庆邮电大学

Inventor： 王志鹏 ,  邓洁 ,  冀涵颖 ,  袁军

IPC: G01R31/317

Abstract: 本发明请求保护一种基于ST2500测试机的MCU片上ADC测试方法，包括以下步骤：①通过MCU的JTAG接口程序烧录，使MCU的片上ADC处于工作状态。②配置ST2500测试机，使测试机能够根据需要发出特定频率和幅度的正弦信号。③将MCU片上ADC的输入引脚与测试机发出正弦信号的引脚进行连接。④运行测试机和MCU程序，并将MCU片上ADC转换的结果读取出来。⑤对数据进行处理完成MCU片上ADC的动态参数和静态参数测试，判断MCU片上ADC是否合格。本发明提高了片上ADC测试的准确性。

公开(公告)号：CN116682406A

公开(公告)日：2023-09-01

申请号：CN202310569067.6

申请日：2023-05-19

Applicant: 重庆邮电大学

Inventor： 周贺凯 ,  冉春澜 ,  袁军 ,  刘小龙 ,  胡露 ,  刘博 ,  周秋月 ,  陈亮 ,  魏建聪

IPC: G10K11/178

Abstract: 本发明请求保护一种基于RISC‑V架构改进的DFxLMS‑DANC主动降噪系统及方法，所述DFxLMS‑DANC算法是用于在自主设计的RISC‑V自定义指令集拓展的音频算法加速器模块上，所述DFxLMS‑DANC算法由扩散滤波x最小均方算法去约束次级路径分布式主动噪声控制系统得到的，优化计算开销。通过根据预期信号与实验信号的能量比来分别调节主控制环节和建模环节的步长因子，来减小二者的误差，在与传统多通道主动噪声控制多误差FxLMS系统相比，DFxLMS‑DANC算法设计在计算乘法和加法的数量分别减少42％和4.6％，提高ANC主动噪声控制系统的计算速度，带来更优秀的降噪反馈能力，拥有降噪性能好、响应速度快和硬件开销更小的优点。

公开(公告)号：CN116192129A

公开(公告)日：2023-05-30

申请号：CN202211598187.0

申请日：2022-12-12

Applicant: 重庆邮电大学

Inventor： 王巍 ,  张涛洪 ,  刘斌政 ,  丁辉 ,  藤洪菠 ,  袁军

IPC: H03L7/085 ,  H03K3/037

Abstract: 本发明请求保护一种基于双极SR锁存器的数字鉴相器，包括反馈信号D触发器、参考信号D触发器、与门、或门、双级SR锁存器和超前滞后符号位D触发器。本发明通过反馈信号D触发器和参考信号输D触发器对反馈信号和参考信号进行采样，便于后续对信号的处理；然后通过或门完成对两个输入信号的相位误差鉴定操作，对两个信号实现与门操作并在输出为高电平时对两个输入端D触发器进行复位；最后通过双级SR锁存器完成对反馈信号相对于参考信号相位超前或滞后的关系描述进行输出信号，并通过输出端D触发器完成超前滞后符号位的保持功能。本发明可以输出两个输入信号的相位误差，并表示超前或滞后关系，与此同时本发明的输出误差信号速度很快。

公开(公告)号：CN116127893A

公开(公告)日：2023-05-16

申请号：CN202211574301.6

申请日：2022-12-08

Applicant: 重庆邮电大学 ,  中国电子科技集团公司第二十四研究所

Inventor： 赵汝法 ,  马力 ,  尹国和 ,  王巍 ,  袁军 ,  王育新 ,  王妍 ,  刘建伟 ,  梁宏玉

IPC: G06F30/367 ,  G06F115/06

Abstract: 本发明请求保护一种基于两步式搜索的增量式sigma delta ADC参数优化方法，包括反馈通路、量化器、第一级、第二级积分器、第一、第二、第三前馈通路、待定系数b、待定系数c。反馈通路连接于待定系数b之前的求和节点和量化器的输出端之间，将量化器输出的输出信号进行处理得到反馈信号；第一前馈通路连接于调制器的输出端和量化器的输入端之间，第二前馈通路连接于第一级积分器的输出端和量化器的输入端之间，第三前馈通路连接于第二级积分器的输出端和量化器的输入端之间，前馈通路在量化之前对输入信号与第一级、第二级积分器的输出信号进行加权求和；待定系数b和待定系数c分别连接在第一级、第二级积分器之前，通过算法进行确定；本发明更加准确、快速。

公开(公告)号：CN109586694B

公开(公告)日：2023-03-31

申请号：CN201811353719.8

申请日：2018-11-14

Applicant: 重庆邮电大学

Inventor： 袁军 ,  唐晓斌 ,  周怡 ,  刘东旭 ,  张涛 ,  吕韦喜

IPC: H03K5/22

Abstract: 本发明请求保护一种高速低功耗的比较器电路，包括输入管、偏置管(2)、动态锁存电路、重置管、反相器。本发明目的在于提高比较器的速度和降低功耗。创新在于使用NMOS管(M1,M2)作为输入将两个比较电压转化为电流并直接输入锁存电路以降低比较器延时，将电流输入级与动态锁存器输出级分离以降低功耗，采用互补反相器(M5,M6,M7,M8)作为动态锁存器，将电流差值进一步放大形成互补电流，M3,M4提供稳定的偏置电路，并将电流转化为电压，通过反相器输出，从而实现一种高速低功耗的比较器电路。

公开(公告)号：CN115133930A

公开(公告)日：2022-09-30

申请号：CN202210406096.6

申请日：2022-04-18

Applicant: 重庆邮电大学

Inventor： 赵汝法 ,  熊德宇 ,  王巍 ,  张定冬 ,  张珊 ,  刘博文 ,  袁军

IPC: H03M1/12

Abstract: 本发明请求保护一种共用比较器的两通道时域交织型Binary‑Search ADC系统，其包括两通道自举采样选通电路、共用比较器的两通道比较电路、编码器电路和两通道数选电路，其中两通道自举采样选通电路包括子两通道数选电路、自举采样开关和采样电容；共用比较器的两通道比较电路包括每一级的三级动态比较器、时序选通逻辑和输出选通逻辑。本发明的目的在于能够使两通道时域交织型Binary‑Search ADC共用比较器，减少了一半的比较器数目，极大的降低了电路的功耗和版图面积。创新点在于相比传统两通道时域交织Binary‑Search ADC架构，本发明基于共用比较器的两通道电路对电路功耗和版图面积的降低有着显著的效果。

公开(公告)号：CN112199912B

公开(公告)日：2022-03-22

申请号：CN202011000059.2

申请日：2020-09-22

Applicant: 重庆邮电大学

Inventor： 袁军 ,  李军 ,  孟祥胜 ,  赵强 ,  王巍 ,  赵汝法

IPC: G06F30/331 ,  G06F30/327

Abstract: 本发明请求保护一种基于FPGA的自适应算法模块化设计方法。主要包括3个部分：(1)规范并行和非规范并行的自适应LMS滤波器设计(2)整个自适应FxLMS系统的电路模型搭建(3)Vivado综合工具下的RTL电路结构模型以及自适应算法的testbench平台。本发明创新点在于相比较传统的FxLMS算法，本发明在Simulink库基础上加入Xilinx System generator工具，利用该工具调用基本的加法器、乘法器以及一些逻辑单元块进行模块化设计，最后生成HDL代码，结合Vivado综合工具进行布局布线和时序仿真。本发明不仅能降低开发周期、提高建模准确度、实现资源和速度的良好匹配，而且可以显著提高算法的灵活性，增强算法的性能，方便实现自适应算法的阶数快速调整。

公开(公告)号：CN112422130A

公开(公告)日：2021-02-26

申请号：CN202011343341.0

申请日：2020-11-26

Applicant: 重庆邮电大学

Inventor： 王巍 ,  熊德宇 ,  赵汝法 ,  刘博文 ,  张珊 ,  张定冬 ,  袁军

IPC: H03M1/38

Abstract: 本发明请求保护一种基于全动态结构的低功耗Binary‑Search ADC系统，其包括自举采样电路、全动态带前置放大器的比较器阵列和解码器阵列，其中自举采样电路包括电荷泵电路、自举采样开关和采样电容；判决阵列包括每一级的动态前置放大器、动态比较器和后端解码器阵列。本发明的目的在于能够通过使电路中的主要模块全部改进为动态结构，当没有控制时序输入时电路不工作，且控制电路工作的大部分时序信号由电路结构本身产生，从而使功耗得到进一步降低。创新点在于相比较传统架构，本发明基于全动态结构对电路功耗的降低有着显著的效果。本发明的全动态结构不仅能降低电路功耗，而且动态放大器还减小了电路的失调电压影响，保证了精度。