一种基于五模余数基的RNS DWT滤波器组的电路结构

    公开(公告)号:CN108616265B

    公开(公告)日:2022-07-01

    申请号:CN201810419812.8

    申请日:2018-05-04

    Abstract: 本发明请求保护一种基于五模余数基的RNS DWT滤波器组的电路结构,所选用的余数基为{2n‑1,2n,2n+1,2n‑1‑1,2n+1‑1}。本发明采用的是五模余数基,这样不仅能够提供更大的系统动态范围,使得系统的适用性更加广泛,并且缩小了每个子滤波通道的运算位宽,提升了运算效率。本发明中的前向转换器可直接输出模2n+1转换的消1形式,从而避免了模2n+1子滤波通道中的数值转换,降低了电路的硬件资源消耗。子滤波通道中的模2n‑1加法器采用三位前缀运算单元,可实现三个前缀运算对的同时运算。可实现对大位宽输入数据的处理,同时可提升系统的整体运行速度。

    一种应用于输出缓冲器工艺角补偿的探测编码电路

    公开(公告)号:CN109945899B

    公开(公告)日:2021-01-26

    申请号:CN201910219754.9

    申请日:2019-03-22

    Abstract: 本发明请求保护一种应用于输出缓冲器工艺角补偿的探测编码电路,包括工艺角探测电路、编码电路、逻辑控制电路。其中,工艺角探测电路由两个非门和四个相同尺寸的MOS管PM1—PM4、NM1—NM4构成,根据控制信号RST的变化输出工艺角电压曲线。编码电路包括4个相同比较器和触发器,将工艺角探测电路的输出信号与偏置电压作比较实现编码,本发明采用二极管连接的PMOS管产生偏置电压,通过输入信号Vpulse实现VP1/VP2、VN1/VN2的锁存。逻辑电路由6个与门和3个非门构成,通过逻辑组合锁存信号、DOUT和VDD产生两组3位的工艺角控制信号。通过减小输出信号各补偿类型下的Slew rate的差值达到工艺角补偿的目的。

    一种应用于输出缓冲器工艺角补偿的探测编码电路

    公开(公告)号:CN109945899A

    公开(公告)日:2019-06-28

    申请号:CN201910219754.9

    申请日:2019-03-22

    Abstract: 本发明请求保护一种应用于输出缓冲器工艺角补偿的探测编码电路,包括工艺角探测电路、编码电路、逻辑控制电路。其中,工艺角探测电路由两个非门和四个相同尺寸的MOS管PM1—PM4、NM1—NM4构成,根据控制信号RST的变化输出工艺角电压曲线。编码电路包括4个相同比较器和触发器,将工艺角探测电路的输出信号与偏置电压作比较实现编码,本发明采用二极管连接的PMOS管产生偏置电压,通过输入信号Vpulse实现VP1/VP2、VN1/VN2的锁存。逻辑电路由6个与门和3个非门构成,通过逻辑组合锁存信号、DOUT和VDD产生两组3位的工艺角控制信号。通过减小输出信号各补偿类型下的Slew rate的差值达到工艺角补偿的目的。

    一种基于五模余数基的RNS DWT滤波器组的电路结构

    公开(公告)号:CN108616265A

    公开(公告)日:2018-10-02

    申请号:CN201810419812.8

    申请日:2018-05-04

    Abstract: 本发明请求保护一种基于五模余数基的RNS DWT滤波器组的电路结构,所选用的余数基为{2n-1,2n,2n+1,2n-1-1,2n+1-1}。本发明采用的是五模余数基,这样不仅能够提供更大的系统动态范围,使得系统的适用性更加广泛,并且缩小了每个子滤波通道的运算位宽,提升了运算效率。本发明中的前向转换器可直接输出模2n+1转换的消1形式,从而避免了模2n+1子滤波通道中的数值转换,降低了电路的硬件资源消耗。子滤波通道中的模2n-1加法器采用三位前缀运算单元,可实现三个前缀运算对的同时运算。可实现对大位宽输入数据的处理,同时可提升系统的整体运行速度。

Patent Agency Ranking