公开(公告)号：CN103987146A

公开(公告)日：2014-08-13

申请号：CN201410220695.4

申请日：2009-03-05

Applicant: 株式会社半导体能源研究所

Inventor： 宫入秀和 ,  小森茂树 ,  伊佐敏行 ,  梅崎敦司

IPC: H05B33/10 ,  H01L51/56

CPC classification number: H01L27/1288 ,  H01L27/1214 ,  H01L27/3262

Abstract: 简化安装在EL显示装置的薄膜晶体管的制造步骤。通过如下步骤形成薄膜晶体管，并且使用该薄膜晶体管制造EL显示装置：层叠第一导电膜、绝缘膜、半导体膜、杂质半导体膜、第二导电膜；在其上形成第一抗蚀剂掩模；进行第一蚀刻形成薄膜叠层体；对该薄膜叠层体进行带着侧面蚀刻的第二蚀刻形成栅电极层；使用第二抗蚀剂掩模形成源电极及漏电极层等。

公开(公告)号：CN102349159B

公开(公告)日：2014-03-12

申请号：CN201080011849.9

申请日：2010-02-15

Applicant: 株式会社半导体能源研究所

Inventor： 宫入秀和 ,  渡部刚吉 ,  岛津贵志

IPC: H01L29/786 ,  H01L21/336

CPC classification number: H01L29/78669 ,  H01L27/1288 ,  H01L29/78678 ,  H01L29/78696 ,  H01L51/52

Abstract: 一种薄膜晶体管，包括：覆盖栅电极的栅绝缘层、与该栅绝缘层接触的半导体层、以及与半导体层的一部分接触且形成源极区和漏极区的杂质半导体层。该半导体层包括在栅绝缘层上形成的微晶半导体层，以及与该微晶半导体层接触的含氮微晶半导体区。可高生产率地制造截止电流小且导通电流大的薄膜晶体管。

公开(公告)号：CN101685835B

公开(公告)日：2013-07-03

申请号：CN200910159685.3

申请日：2009-07-31

Applicant: 株式会社半导体能源研究所

Inventor： 山崎舜平 ,  宫入秀和 ,  秋元健吾 ,  白石康次郎

IPC: H01L29/786 ,  H01L29/06 ,  H01L27/02 ,  H01L21/34 ,  G02F1/1368

CPC classification number: H01L29/7869 ,  H01L21/02554 ,  H01L21/02565 ,  H01L21/02631 ,  H01L27/016 ,  H01L27/1218 ,  H01L27/1225 ,  H01L27/124 ,  H01L27/1248 ,  H01L27/1255 ,  H01L27/15 ,  H01L27/3225 ,  H01L27/3241 ,  H01L27/3248 ,  H01L27/3258 ,  H01L29/45 ,  H01L29/4908 ,  H01L29/513 ,  H01L29/518 ,  H01L29/66742 ,  H01L29/786 ,  H01L29/78618

Abstract: 在有源矩阵型显示装置中，构成电路的薄膜晶体管的电特性很重要，且该电特性影响到显示装置的性能。对反交错型薄膜晶体管使用包含In、Ga及Zn的氧化物半导体膜，以减少电特性的偏差。为了解决课题，不接触于大气地进行溅射法来连续地形成栅绝缘膜、氧化物半导体层、沟道保护膜的三层。另外，采用在氧化物半导体层中的重叠于沟道保护膜的区域的厚度比接触于导电膜的区域的厚度厚的结构。

公开(公告)号：CN101521231B

公开(公告)日：2013-04-03

申请号：CN200910008341.2

申请日：2009-02-26

Applicant: 株式会社半导体能源研究所

Inventor： 大力浩二 ,  宫入秀和 ,  黑川义元 ,  山崎舜平 ,  乡户宏充 ,  河江大辅 ,  小林聪

IPC: H01L29/78 ,  H01L29/36 ,  H01L27/12 ,  H01L21/20 ,  H01L21/265 ,  G02F1/1362

CPC classification number: H01L27/1214 ,  H01L27/1288 ,  H01L29/04 ,  H01L29/458 ,  H01L29/4908 ,  H01L29/66765

Abstract: 一种薄膜晶体管包括：添加有赋予一导电型的杂质元素的一对杂质半导体层，该一对杂质半导体层被设置为其至少一部分隔着栅极绝缘层重叠于栅电极，并且形成源区及漏区；一对导电层，该一对导电层被配置为其至少一部分在栅极绝缘层上重叠于栅电极及添加有赋予一导电型的杂质元素的一对杂质半导体层，并且在沟道长度方向上相离；以及接触栅极绝缘层和一对导电层并且延伸在该一对导电层之间的非晶半导体层。

公开(公告)号：CN102779844A

公开(公告)日：2012-11-14

申请号：CN201210278085.0

申请日：2009-07-31

Applicant: 株式会社半导体能源研究所

Inventor： 山崎舜平 ,  宫入秀和 ,  秋元健吾 ,  白石康次郎

IPC: H01L29/49 ,  H01L29/45 ,  H01L29/786

CPC classification number: H01L29/7869 ,  H01L21/02554 ,  H01L21/02565 ,  H01L21/02631 ,  H01L27/016 ,  H01L27/1218 ,  H01L27/1225 ,  H01L27/124 ,  H01L27/1248 ,  H01L27/1255 ,  H01L27/15 ,  H01L27/3225 ,  H01L27/3241 ,  H01L27/3248 ,  H01L27/3258 ,  H01L29/45 ,  H01L29/4908 ,  H01L29/513 ,  H01L29/518 ,  H01L29/66742 ,  H01L29/786 ,  H01L29/78618

Abstract: 在有源矩阵型显示装置中，构成电路的薄膜晶体管的电特性很重要，且该电特性影响到显示装置的性能。对反交错型薄膜晶体管使用包含In、Ga及Zn的氧化物半导体膜，以减少电特性的偏差。为了解决课题，不接触于大气地进行溅射法来连续地形成栅绝缘膜、氧化物半导体层、沟道保护膜的三层。另外，采用在氧化物半导体层中的重叠于沟道保护膜的区域的厚度比接触于导电膜的区域的厚度厚的结构。

公开(公告)号：CN101478004B

公开(公告)日：2012-09-05

申请号：CN200810179747.2

申请日：2008-12-03

Applicant: 株式会社半导体能源研究所

Inventor： 乡户宏充 ,  宫入秀和

IPC: H01L29/786 ,  H01L29/06

CPC classification number: H01L29/78696 ,  H01L29/04 ,  H01L29/41733 ,  H01L29/66765

Abstract: 提供了一种薄膜晶体管及利用该薄膜晶体管的半导体装置。使结晶性高的层中的接近栅极绝缘膜的层包含赋予一导电型的杂质元素，以便在之后形成的结晶性高的层中形成沟道形成区域，而不是在微晶半导体膜中的刚开始成膜时形成的结晶性差的层中形成沟道形成区域。并且，将包含杂质元素的层用作沟道形成区域。此外，在用作源区域或漏区域的包含杂质元素的一对半导体膜和用作沟道形成区域的包含杂质元素的层之间设置不包含赋予一导电型的杂质元素的层或者与其他层相比，赋予一导电型的杂质元素的浓度低得多的层。

公开(公告)号：CN101295734B

公开(公告)日：2012-08-01

申请号：CN200810090720.6

申请日：2008-03-31

Applicant: 株式会社半导体能源研究所

Inventor： 宫入秀和

IPC: H01L29/786 ,  H01L29/06 ,  H01L27/12 ,  H01L21/00 ,  H01L21/20 ,  H01L21/336 ,  H01L21/762 ,  H01L21/764 ,  H01L21/77 ,  H01L21/84

CPC classification number: H01L29/78654 ,  H01L21/76254 ,  H01L29/0649 ,  H01L29/0653 ,  H01L29/66772

Abstract: 本发明提供一种半导体装置及其制造方法，所述半导体装置可以以进一步简单的工艺比常规的半导体装置降低结电容且实现低耗电量化。本发明的半导体装置具有基础衬底、形成在基础衬底上的半导体膜、形成在半导体膜上的栅绝缘膜、以及形成在栅绝缘膜上的电极，其中半导体膜具有中间夹着栅绝缘膜与电极重叠的沟道形成区域，在半导体膜所具有的凹部和基础衬底之间形成有空洞，并且沟道形成区域在凹部与空洞接触。

公开(公告)号：CN102593051A

公开(公告)日：2012-07-18

申请号：CN201210024529.8

申请日：2009-07-30

Applicant: 株式会社半导体能源研究所

Inventor： 山崎舜平 ,  宫入秀和 ,  秋元健吾 ,  白石康次郎

IPC: H01L21/77 ,  H01L29/786

CPC classification number: H01L29/66969 ,  H01L21/46 ,  H01L27/1225 ,  H01L29/7869

Abstract: 本发明的目的在于提供具有电特性及可靠性高的薄膜晶体管的半导体装置及量产性高的该半导体装置的制造方法。本发明的要旨在于：包括作为半导体层使用含有铟(In)、镓(Ga)及锌(Zn)的氧化物半导体膜，并且在半导体层与源电极层和漏电极层之间设置有由金属氧化物层构成的缓冲层的反交错型(底栅结构)的薄膜晶体管。通过在源电极层和漏电极层与半导体层之间意图性地设置金属氧化物层作为缓冲层来形成欧姆接触。

公开(公告)号：CN102569189A

公开(公告)日：2012-07-11

申请号：CN201210027007.3

申请日：2009-07-30

Applicant: 株式会社半导体能源研究所

Inventor： 山崎舜平 ,  宫入秀和 ,  秋元健吾 ,  白石康次郎

IPC: H01L21/77

CPC classification number: H01L29/66969 ,  H01L21/46 ,  H01L27/1225 ,  H01L29/7869

Abstract: 本发明的目的在于提供具有电特性及可靠性高的薄膜晶体管的半导体装置及量产性高的该半导体装置的制造方法。本发明的要旨在于：包括作为半导体层使用含有铟(In)、镓(Ga)及锌(Zn)的氧化物半导体膜，并且在半导体层与源电极层和漏电极层之间设置有由金属氧化物层构成的缓冲层的反交错型(底栅结构)的薄膜晶体管。通过在源电极层和漏电极层与半导体层之间意图性地设置金属氧化物层作为缓冲层来形成欧姆接触。

公开(公告)号：CN102522372A

公开(公告)日：2012-06-27

申请号：CN201110431108.2

申请日：2007-07-27

Applicant: 株式会社半导体能源研究所

Inventor： 宫入秀和 ,  小路博信 ,  下村明久 ,  比嘉荣二 ,  森若智昭 ,  山崎舜平

IPC: H01L21/77

CPC classification number: H01L27/1266 ,  H01L27/1288 ,  H01L29/66765

Abstract: 本发明提供一种半导体器件的制造方法，包括如下步骤：在第一衬底的一个表面上形成吸收光的层；在吸收光的层上提供第二衬底；与第一衬底的另一个表面相对地提供掩模；以及通过经由掩模对吸收光的层照射激光束，将吸收光的层的一部分转印到第二衬底。