-
公开(公告)号：CN111293212A
公开(公告)日：2020-06-16
申请号：CN201811495192.2
申请日：2018-12-07
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种基于隧穿隔离层的磁性隧穿结器件及其制作方法，该器件包括：第一金属连接层，所述第一金属连接层形成于一CMOS电路基底上、第一金属过渡层、隧穿隔离底层、固定磁层、隧穿层、自由磁层、隧穿隔离顶层、第二金属过渡层以及第二金属连接层。本发明采用原子层沉积工艺、化学气相沉积工艺或薄膜剥离-转移工艺制作自由磁层，可以避免隧穿层不被溅射粒子损伤，提高隧穿层的质量。本发明的隧穿隔离层可有效隔绝金属过渡层与固定磁层以及自由磁层，使固定磁层、自由磁层与金属过渡层间没有界面态，以保证固定磁层、自由磁层良好的铁磁性能。
-
公开(公告)号：CN111293136A
公开(公告)日：2020-06-16
申请号：CN201811495172.5
申请日：2018-12-07
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/22 , H01L23/528 , H01L21/768
Abstract: 本发明提供一种基于二维器件的三维MRAM存储结构及其制作方法，结构包括：第一存储层，包括CMOS电路基底、磁性隧穿结器件、源线金属层、字线金属层以及位线金属层；第一连接电路层，用以提供存储层的读写信号，并提供相邻两存储层之间的信号连接通路；若干个第二存储层，其采用二维半导体材料形成二维CMOS电路层，以及若干个第二连接电路层，位于相邻的第二存储层之间。本发明不需要硅穿孔工艺中先对单层芯片流片、研磨减薄以及对准焊接等步骤，而是直接将多层存储电路堆叠制备在同一衬底上，其制作工艺与CMOS工艺兼容。本发明的二维CMOS器件无须经过400～500℃以上高温处理，可提高器件的性能及工艺稳定性。
-
公开(公告)号：CN105895576B
公开(公告)日：2020-04-03
申请号：CN201610527885.X
申请日：2016-07-06
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/762
Abstract: 本发明提供一种离子注入剥离制备半导体材料厚膜的方法，包括以下步骤：提供衬底，在所述衬底内进行离子注入，离子注入的能量足以使注入离子到达所述衬底内的预设深度，并在所述预设深度处形成缺陷层；沿所述缺陷层剥离部分所述衬底，以得到厚度足以自支撑的厚膜。本发明通过高能量的离子注入，可以形成厚度足以自支撑的厚膜，不需要支撑衬底，可以从一块半导体材料上分离出多片厚膜，从而提高半导体材料的利用率，降低生产成本；同时，本发明制备的厚膜不需要键合工艺，简化了剥离制备工艺，提高了应用的可靠性。
-
公开(公告)号：CN105895703B
公开(公告)日：2019-09-13
申请号：CN201610237275.6
申请日：2016-04-15
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/78 , H01L21/336
Abstract: 本发明提供一种N型动态阈值晶体管、制备方法及提高工作电压的方法，该N型动态阈值晶体管至少包括：衬底结构，位于所述衬底结构上的n个阈值可调结构；所述阈值可调结构至少包含两个NMOS管和两个二极管，两个NMOS管共用体区，所述体区为N型重掺杂区；两个二极管共用N区，并以两个NMOS管共用的体区作为N区；所述第一二极管的N区与所述第一NMOS管的栅连接，所述第二二极管的N区与所述第二NMOS管的栅连接。本发明通过在两个NMOS管的栅体连接通路上各形成一个反偏PN结，来提升体区电压、降低阈值电压、提高驱动电流，实现工作电压的提高，扩展了N型动态阈值晶体管在低功耗电路设计领域的应用价值。
-
公开(公告)号：CN110137341A
公开(公告)日：2019-08-16
申请号：CN201810107653.8
申请日：2018-02-02
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L41/312
Abstract: 本发明提供一种单晶压电薄膜异质衬底的制备方法，包括如下步骤：1）提供一单晶压电衬底，单晶压电衬底的一表面为注入面；2）于注入面进行离子注入，于单晶压电衬底的预设深度处形成缺陷层；3）提供一支撑衬底；4）将单晶压电衬底经由介质埋层与支撑衬底键合；5）自单晶压电衬底远离支撑衬底的表面对单晶压电衬底进行减薄处理；6）沿缺陷层剥离部分单晶压电衬底，以得到包括依次叠置的支撑衬底、介质埋层及单晶压电薄膜的单晶压电薄膜异质衬底。本发明在沿缺陷层剥离形成单晶压电薄膜异质衬底之前先将单晶压电衬底减薄，再沿缺陷层剥离，可以降低单晶压电衬底与支撑衬底之间的热失配问题，避免了剥离过程中由于热失配引起的裂片问题的产生。
-
Patent Agency Ranking
公开(公告)号：CN110065939A
公开(公告)日：2019-07-30
申请号：CN201810062548.7
申请日：2018-01-23
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: C01B32/186 , C01B32/194
Abstract: 本发明提供一种具有石墨烯气泡的石墨烯结构及其制备方法，制备方法包括：提供一衬底；于衬底上表面形成氢钝化层和位于氢钝化层上表面的石墨烯层；将一探针置于石墨烯层上，并给探针施加一预设电压，以激发探针对应位置的部分氢钝化层转换成氢气，氢气使得其对应位置的石墨烯层凸起以形成包覆氢气的石墨烯气泡。通过上述方案，本发明提供一种具有石墨烯气泡的石墨烯结构以及该石墨烯结构的制备方法，本发明的技术方案可以精确地控制石墨烯气泡的形成位置，并实现了石墨烯气泡的大小以及形状等的高度可控，本发明的制备方法操作简单，具有很强的可操作性和实用价值。
-
公开(公告)号：CN109904065A
公开(公告)日：2019-06-18
申请号：CN201910129433.X
申请日：2019-02-21
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种异质结构的制备方法，包括如下步骤：提供第一衬底，具有离子注入面；自离子注入面进行离子注入，以形成缺陷层；提供第二衬底，具有键合面，将键合面与离子注入面进行键合，得到初始键合结构；基于局部加热的方式对初始键合结构进行加热处理，以沿缺陷层剥离部分第一衬底，以在第二衬底上形成一衬底薄膜，得到包括第二衬底及衬底薄膜的异质结构。本发明基于局部加热的方式实现最终异质结构的制备，局部加热退火工艺可以降低键合结构中的热应力，提高制备过程中异质键合结构的稳定性，从而降低异质键合结构在退火剥离过程中的整体热应力和翘曲，本发明制备的单晶功能薄膜可以用于制备高性能的声学、光学和电学器件及各类传感器件等。
-
公开(公告)号：CN105866983B
公开(公告)日：2019-05-07
申请号：CN201610216678.2
申请日：2016-04-08
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G02F1/015 , H01L31/115 , B82Y30/00
Abstract: 本发明提供一种锗银复合材料及其在光电器件中的应用，所述锗银复合材料包括本征锗及埋在所述本征锗中的银纳米颗粒。所述锗银复合材料可以通过离子注入法将银离子注入到本征锗中并退火得到。本发明可以利用银纳米颗粒的局域表面等离子体共振增强作用，以及纳米颗粒之间表面等离子体共振耦合排斥作用，调控共振增强峰位频率在近红外波段，从而增强锗在近红外波段的光电响应。通过控制纳米银颗粒在本征锗中的密度，可以有效的控制增强锗光电响应的频谱范围从可见光到近红外。
-
公开(公告)号：CN109686656A
公开(公告)日：2019-04-26
申请号：CN201811347792.4
申请日：2018-11-13
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/18
Abstract: 本发明涉及一种硅基异质集成碳化硅薄膜结构的制备方法，包括步骤：提供具有注入面的碳化硅单晶晶片；从注入面向碳化硅单晶晶片进行氢离子注入形成注入缺陷层，该注入缺陷层的上方形成碳化硅单晶薄膜；将注入面与一硅支撑衬底键合，得到包括碳化硅单晶晶片和硅支撑衬底的第一复合结构；对第一复合结构进行退火处理，使得第一复合结构沿着注入缺陷层剥离，得到第二复合结构，其中，注入缺陷层形成损伤层，第二复合结构包括损伤层、碳化硅单晶薄膜和硅支撑衬底；对第二复合结构进行表面处理以除去损伤层，得到包括碳化硅单晶薄膜和硅支撑衬底的硅基异质集成碳化硅薄膜结构。本发明的制备方法得到的集成薄膜结构不存在结晶质量差的问题。
-
公开(公告)号：CN105914445B
公开(公告)日：2019-04-19
申请号：CN201610301900.9
申请日：2016-05-09
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种基于绝缘体上硅衬底的射频共面波导元件及其制备方法，所述制备方法包括：1）制备绝缘体上硅衬底，包括依次层叠的底层硅、绝缘层及顶层硅，所述绝缘层的下部于对应于制备射频共面波导元件的位置具有至少直至所述底层硅的凹槽；2）定义器件区域，并去除器件区域的顶层硅，露出下方所述绝缘层的上部表面；3）制备射频共面波导元件。本发明基于图形化的绝缘体上硅衬底，通过后期刻蚀得到了具有衬底空腔的共面波导，空腔结构中的空气介质使得衬底的等效电容减小、等效电阻增大，消除了SiO2中的固定电荷、可动电荷，Si/SiO2系统的界面态、陷阱电荷等影响微波传输的不利因素，从而减小了介质损耗，提高了共面波导的传输性能。
-
-
-
-
-
-
-
-
-
Search Results
476
records
(took 0.104 seconds)
