-
公开(公告)号:CN103137546A
公开(公告)日:2013-06-05
申请号:CN201110384180.4
申请日:2011-11-28
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/768 , H01L21/8248
Abstract: 本发明提供一种图形化全耗尽绝缘体上Si/NiSi2衬底材料及其制备方法,通过抬离(lift-on)技术制作图形化的金属Ni层,通过退火工艺使Ni层与Si衬底反应生成NiSi2,通过刻蚀工艺控制不同区域的顶层硅厚度,以合理选择用于制备双极电路和用于制备CMOS电路的顶层硅厚度。最后通过智能剥离工艺对其进行转移,以在传统SOI衬底的BOX层和顶层硅之间的部分区域插入一层金属硅化物NiSi2,代替常规SOI双极晶体管中的集电区重掺杂埋层,未插入NiSi2的区域用以制造MOS器件,从而达到减少双极电路所需的顶层硅厚度、简化工艺等目的。本发明的工艺简单,适用于大规模的工业生产。
-
公开(公告)号:CN103021818A
公开(公告)日:2013-04-03
申请号:CN201210593568.X
申请日:2012-12-31
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/02
Abstract: 本发明提供一种微结构保角性转移方法,至少包括以下步骤:提供一自下而上依次为底层硅、埋氧层及顶层X纳米薄膜的XOI衬底,在所述顶层X纳米薄膜上涂覆哑铃状的光刻胶作为掩膜,进行刻蚀得到哑铃状的微结构;然后利用氢氟酸溶液或者BOE溶液将所述埋氧层进行腐蚀,直至所述微结构中间图形微米带部分完全悬空,且所述两端区域以下仍有部分未被完全腐蚀掉的埋氧层,形成固定结,最后提供一基板与所述微结构相接触,并迅速提起基板以将所述微结构转移到所述基板上。本发明的微结构保角性转移方法利用简易的端点固定图形化设计,对微结构纳米薄膜进行固定,实现完全保角性转移,大大的降低了保角性转移工艺的复杂度,降低了工艺成本。
-
公开(公告)号:CN103014847A
公开(公告)日:2013-04-03
申请号:CN201210587242.6
申请日:2012-12-28
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及一种制备高单晶质量的张应变锗纳米薄膜的方法,该方法包括以下步骤:提供一GeOI衬底;在该GeOI衬底的顶层锗上外延InxGa1-xAs层,其中,所述InxGa1-xAs层厚度不超过InxGa1-xAs/GeOI 结合体的临界厚度,x的取值范围为0~1;在该InxGa1-xAs层上外延Ge纳米薄膜层,形成Ge/InxGa1-xAs/GeOI 结合体;所述Ge纳米薄膜的厚度与所述GeOI衬底中顶层锗的厚度相等;且不超过Ge/InxGa1-xAs/GeOI结合体的临界厚度;利用光刻以及RIE技术将Ge/InxGa1-xAs/GeOI 结合体进行图形化并得到腐蚀窗口;湿法腐蚀,直至所述埋氧层被腐蚀完全,其余 Ge/InxGa1-xAs/Ge结合体与所述底层硅脱离。本发明所制备的张应变锗具有较低的位错密度,较高的单晶质量;通过该种方法所制备的张应变Ge薄膜具有应变大小任意可调的特点;制备的Ge薄膜应变大,迁移率高。
-
公开(公告)号:CN102737963A
公开(公告)日:2012-10-17
申请号:CN201210254017.0
申请日:2012-07-20
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/20 , H01L21/02 , H01L21/324
Abstract: 本发明提供一种利用离子注入及定点吸附工艺制备半导体材料的方法,先在Si衬底上外延至少一个周期的SixGe1-x/Si(0≤x
-
公开(公告)号:CN102693900A
公开(公告)日:2012-09-26
申请号:CN201210174632.0
申请日:2012-05-31
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种具有周期结构的半导体及其制备方法,首先提供一的AAO模板,所述AAO模板包括铝基底和具有周期排列的多个孔道的氧化铝层,于各该孔道内填充光刻胶,并使所述光刻胶覆盖所述氧化铝层,然后去除所述铝基底,接着去除各该孔道的底部以使所述孔道形成通孔,接着键合一半导体衬底及所述氧化铝层,并去除光刻胶,接着于所述通孔内填充半导体材料,最后去除所述氧化铝层,以完成所述具有周期结构的半导体的制备。本发明利用AAO模板实现了半导体周期结构的制备,工艺简单,成本低、可靠性和重复性好、且与半导体工艺兼容,采用本方法可制备出具有纳米级周期结构的半导体,适用于工业生产。
-
公开(公告)号:CN102683178A
公开(公告)日:2012-09-19
申请号:CN201210175117.4
申请日:2012-05-31
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种绝缘体上半导体及其制备方法,先在第一Si衬底上的第一SiO2层刻出多个孔道,然后选择性外延Ge、SixGeyCzSn1-x-y-z、III-V族等半导体材料,填充所述孔道并形成半导体层,以获得性能优异的半导体层,在所述半导体层表面键合具有第二SiO2层的第二Si衬底,然后去除所述Si衬底并去除所述SiO2,接着填充PMMA,并在所得结构的下表面键合具有第三SiO2层的第三Si衬底,退火使PMMA膨胀以剥离上述结构,该剥离工艺简单,有利于节约成本,最后进行抛光以完成所述绝缘体上半导体的制备。本发明与现有的半导体技术兼容;通过选择性外延可降低半导体层的缺陷,有利于绝缘体上半导体性能的提高;通过PMMA退火膨胀剥离的工艺简单,有利于节约成本。本发明适用于工业生产。
-
公开(公告)号:CN101901754B
公开(公告)日:2012-08-08
申请号:CN201010211448.X
申请日:2010-06-25
Applicant: 上海新傲科技股份有限公司 , 中国科学院上海微系统与信息技术研究所
IPC: H01L21/20 , H01L21/762
Abstract: 发明提供了一种在绝缘层中嵌入纳米晶的半导体材料制备方法,包括如下步骤:提供支撑衬底与器件衬底;在支撑衬底或器件衬底的表面生长绝缘层;在绝缘层中注入纳米晶改性离子;通过绝缘层将支撑衬底与器件衬底键合在一起;实施键合后的退火加固。本发明的优点在于,通过对工艺顺序的巧妙调整,在不影响其他工艺的前提下,将形成纳米晶所采用的离子注入的步骤调整在键合之前实施的,从而不会影响到器件层的晶格完整性,提高了所制备的SOI材料的晶体质量。
-
公开(公告)号:CN102468124A
公开(公告)日:2012-05-23
申请号:CN201010532645.1
申请日:2010-11-04
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/02 , H01L21/28 , H01L21/283 , C30B25/18 , C30B33/02
CPC classification number: C30B29/52 , C30B1/00 , H01L21/28518 , H01L29/165 , H01L29/456
Abstract: 本发明公开了一种利用Al插入层外延生长NiSiGe材料的方法,该方法包括在SiGe层表面淀积一层Al薄膜,并在Al薄膜上淀积出一Ni层,然后进行退火工艺,使Ni层与SiGe层的SiGe材料进行反应,生成NiSiGe材料。因为Al插入层的阻挡作用,NiSiGe层具有单晶结构,和SiGe衬底的界面很平整,可以达到0.3nm,可以大幅度提高界面的性质。
-
公开(公告)号:CN101901753B
公开(公告)日:2012-05-23
申请号:CN201010211396.6
申请日:2010-06-25
Applicant: 上海新傲科技股份有限公司 , 中国科学院上海微系统与信息技术研究所
IPC: H01L21/20 , H01L21/762
Abstract: 一种带有绝缘埋层的厚膜材料的制备方法,包括如下步骤:提供一支撑衬底;采用研磨减薄工艺修正所述支撑衬底,以减小衬底的总厚度偏差;抛光支撑衬底表面以降低粗糙度;将支撑衬底与器件层衬底通过一绝缘层键合在一起;将器件层衬底减薄至其厚度与最终器件层目标厚度差的范围是1μm至10μm;抛光减薄后的器件层衬底。本发明的优点在于,通过引入衬底修正的方法对支撑衬底的均匀性进行修正,以提高最终衬底的顶层半导体层的厚度均匀性。
-
公开(公告)号:CN102347267A
公开(公告)日:2012-02-08
申请号:CN201110324597.1
申请日:2011-10-24
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/762 , H01L29/10
Abstract: 本发明提供一种利用超晶格结构材料制备的高质量SGOI及其制备方法,首先在一衬底上按周期交替生长Ge层(Si层)与Si1-xGex层形成超晶格结构,然后再低温生长Si1-mGem材料,控制此外延层的厚度,使其小于临界厚度。紧接着对样品进行退火或离子注入加退火处理,使顶层的Si1-mGem材料弛豫。最后采用智能剥离的方法将顶层的Si1-mGem及超晶格结构转移到SiO2/Si结构的支撑材料上,形成多层材料。使用研磨或CMP的方法制备高质量的SGOI。由此,利用超晶格结构材料,我们制备出高质量、低成本、低缺陷、厚度可控的SGOI。
-
-
-
-
-
-
-
-
-