公开(公告)号：CN102760761B

公开(公告)日：2014-12-03

申请号：CN201210227096.6

申请日：2012-06-30

Applicant: 东南大学

Inventor： 刘斯扬 ,  唐正华 ,  潘红伟 ,  钱钦松 ,  孙伟锋 ,  陆生礼 ,  时龙兴

IPC: H01L29/739 ,  H01L29/06

Abstract: 一种抗闩锁N型绝缘体上硅横向绝缘栅双极型晶体管，包括：N型衬底，在N型衬底上设有埋氧，在埋氧上设有N型外延层，在N型外延层的内部设有N型缓冲阱和P型体区，在N型缓冲阱内设有P型阳区，在P型体区中设有N型阴区和P型体接触区，在N型外延层的表面设有栅氧化层和场氧化层，在N型阴区和P型体接触区表面设有浅P型阱区，在栅氧化层的表面设有多晶硅栅，在场氧化层、P型体接触区、N型阴区、多晶硅栅和P型阳区的表面设有钝化层，其特征在于，在浅P型阱区正下方还设有与其共用一块光刻板但采用高能量离子注入形成的深P型阱区，该区域有效地减小了体区的导通电阻，提高器件的电流能力的同时，降低了工作过程中发生闩锁的风险。

公开(公告)号：CN103792478A

公开(公告)日：2014-05-14

申请号：CN201410061156.0

申请日：2014-02-24

Applicant: 东南大学

Inventor： 孙伟锋 ,  戴佼容 ,  孙陈超 ,  顾春德 ,  叶伟 ,  刘斯扬 ,  陆生礼 ,  时龙兴

IPC: G01R31/26

Abstract: 本发明提出一种绝缘栅双极型晶体管直流特性仿真方法，包括以下步骤：获取不同温度下、不同宽长比绝缘栅双极型晶体管的直流特性测试数据；建立绝缘栅双极型晶体管的直流宏模型，在NMOS晶体管与PNP晶体管组合的基础上，加入一个压控漂移区电阻表示绝缘栅双极型晶体管的电导调制效应；获取绝缘栅双极型晶体管直流宏模型的初步模型文件；提取绝缘栅双极型晶体管25℃时的直流宏模型的模型参数；继续将85℃及125℃时的测试数据载入MBP，对绝缘栅双极型晶体管直流宏模型进行温度参数的提取；保存绝缘栅双极型晶体管直流宏模型的模型参数；在Cadence中仿真得到绝缘栅双极型晶体管的输出特性，完成对绝缘栅双极型晶体管仿真方法的建立。

公开(公告)号：CN103529897A

公开(公告)日：2014-01-22

申请号：CN201310535118.X

申请日：2013-11-01

Applicant: 东南大学

Inventor： 孙伟锋 ,  杨棒 ,  张允武 ,  祝靖 ,  刘斯扬 ,  陆生礼 ,  时龙兴

IPC: G05F1/567

Abstract: 一种高电源抑制比的纯MOS结构电压基准源，包括启动电路、IPTAT产生电路、VPTAT产生电路、VGS产生电路和PSRR增强反馈电路；启动电路连接至IPTAT产生电路，IPTAT产生电路的输出分别连接VPTAT产生电路和VGS产生电路，VPTAT产生电路的输出与VGS产生电路的输出叠加形成Vref基准电压输出，该输出基准电压通过PSRR增强反馈电路反馈给IPTAT产生电路，形成闭合的反馈环路。

公开(公告)号：CN103280462A

公开(公告)日：2013-09-04

申请号：CN201310199860.8

申请日：2013-05-27

Applicant: 东南大学

Inventor： 孙伟锋 ,  林婧婧 ,  叶伟 ,  张春伟 ,  刘斯扬 ,  陆生礼 ,  时龙兴

IPC: H01L29/78 ,  H01L29/06

Abstract: 一种高鲁棒性的P型对称横向双扩散场效应晶体管，包括：P型衬底，在P型衬底上设有N型外延层，在N型外延层的内部设有P型漂移阱、P型缓冲阱和N型体接触区各两个，在P型缓冲阱内分别设有P型漏区和P型源区，在N型外延层的表面设有栅氧化层和场氧化层，在栅氧化层的表面设有多晶硅栅，在场氧化层、N型体接触区、P型源区、多晶硅栅和P型漏区的表面设有钝化层，其特征在于，在两个P型漂移阱上表面还各设有与低压P型阱共用一块光刻板，采用低能量离子注入形成的第一和第二浅P型阱，该区域有效地优化了表面电场分布，降低了最高晶格温度，提高了二次崩溃电流，增强了器件在ESD过程中的鲁棒性。

公开(公告)号：CN103105571A

公开(公告)日：2013-05-15

申请号：CN201310025968.5

申请日：2013-01-24

Applicant: 东南大学

Inventor： 刘斯扬 ,  黄栋 ,  朱荣霞 ,  张春伟 ,  宋慧滨 ,  孙伟锋 ,  陆生礼 ,  时龙兴

IPC: G01R31/26 ,  G01R31/02

Abstract: 本发明公开了一种基于仿真的绝缘栅双极型晶体管的电流特性测定方法，包括以下步骤：步骤10）获取绝缘栅双极型晶体管的测试导通特性和测试输出特性；步骤20）建立仿真程序内部集成模型的仿真电路；步骤30）建立实际集电极电压与修正集电极电压的对应关系；步骤40）得到实际集电极电压与修正集电极电压的修正系数；步骤50）仿真建立一次修正的实际导通特性；步骤60）建立实际栅极电压与修正栅极电压的对应关系；步骤70）得到实际栅极电压与修正栅极电压的修正系数；步骤80）仿真建立二次修正的实际输出特性。该方法可以解决注重集成电路仿真程序PSPICE内部集成的绝缘栅双极型晶体管模型的电流特性精确度不高的问题。

公开(公告)号：CN102759544A

公开(公告)日：2012-10-31

申请号：CN201210234394.8

申请日：2012-07-06

Applicant: 东南大学

Inventor： 刘斯扬 ,  张春伟 ,  卫能 ,  钱钦松 ,  孙伟锋 ,  陆生礼 ,  时龙兴

IPC: G01N25/20

Abstract: 一种大功率碳化硅二极管热阻测试方法，将放置有待测器件的绝缘基板放置在温度控制箱内，并将温箱调至25℃，为二极管加一极短暂的单脉冲电流，测试不同脉冲电流大小对应的二极管压降。然后将温箱温度升至125℃，测量不同脉冲电流大小对应的二极管压降，并与25℃下所测数值进行比较，在保证压降有明显变化的前提下取一最大电流。将温箱温度降至25℃，为二极管加直流电流，大小为前面所选取的电流，待结温稳定后测量二极管压降。改变温箱温度，然后以脉冲电流测试此时二极管的压降，直至某一温度下二极管的压降与灌直流时二极管上压降相等，我们就认为此时温箱的温度即为等效结温。根据等效结温利用热阻计算公式求出二极管的热阻。

公开(公告)号：CN102130153B

公开(公告)日：2012-09-19

申请号：CN201010600170.5

申请日：2010-12-22

Applicant: 东南大学

Inventor： 时龙兴 ,  刘斯扬 ,  祝靖 ,  朱奎英 ,  钱钦松 ,  孙伟锋 ,  陆生礼

IPC: H01L29/739 ,  H01L29/08 ,  H01L21/331 ,  H01L21/265

Abstract: 一种绝缘体上硅的N型横向绝缘栅双极晶体管及其制备方法，包括P型绝缘体上硅硅片，第一P型外延层右区设有P型埋层，而上方设有第二P型外延层，第二P型外延层内设有P型高能离子注入层和P型沟道区，而左侧设有N型深阱和N型漂移区，N型漂移区内设N型缓冲层和P型阳极接触区，而P型沟道区内设N型阴极接触区和P型体接触区，N型漂移区上方设有第一场氧化层和栅氧化层，并且栅氧化层向右延伸至P型沟道区的上方，栅氧化层上方设有多晶硅，作为栅极，在制造中先在第一P型外延层右区注入形成P型埋层，然后在第二P型外延层右区注入形成P型高能离子注入层并且二者连通，浓度由下至上变大形成导电通路，能有效抑制闩锁效应的发生。

公开(公告)号：CN102608511A

公开(公告)日：2012-07-25

申请号：CN201210059502.2

申请日：2012-03-08

Applicant: 东南大学

Inventor： 钱钦松 ,  刘斯扬 ,  张頔 ,  孙伟锋 ,  陆生礼 ,  时龙兴

IPC: G01R31/26 ,  G01N25/18

Abstract: 一种金属氧化物半导体管的结温和热阻测量方法，将放置有待测器件的绝缘基板放置在温度控制箱内，并将温度控制箱调至25℃，给待测器件漏源两端施加直流电压，在栅极上施加栅极直流工作电压，测量栅极上的电压为直流工作电压时待测器件漏源两端的电流，撤去栅极上的直流工作电压，再在栅极上施加方波脉冲电压，逐渐增加温度控制箱内部的温度，最高温度不超过测试器件结温，不断地测量待测器件漏源两端的漏电流，当测得的待测器件漏源两端的漏电流与待测器件漏源两端的电流相等时，以此时的温度控制箱内部温度作为等效结温，计算待测器件的热阻值。

公开(公告)号：CN101510562A

公开(公告)日：2009-08-19

申请号：CN200910030068.3

申请日：2009-03-30

Applicant: 东南大学

Inventor： 孙伟锋 ,  刘斯扬 ,  钱钦松 ,  夏晓娟 ,  陆生礼 ,  时龙兴

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/36 ,  H01L21/336

Abstract: 一种减少热载流子效应的N型横向双扩散金属氧化物半导体管，包括：N型半导体衬底，在N型半导体衬底上面设置有P型阱区，在P型阱区上设置有N型阱区和N型掺杂半导体区，在N型阱区上设有N型源区和P型接触区，在N型掺杂半导体区上设有N型漏区，而场氧化层，金属层，栅氧化层，多晶硅栅以及氧化层设置在所述器件的上表面，其特征在于在P型阱区内设有轻掺杂浅N型区，所述的轻掺杂浅N型区位于N型阱区与N型掺杂半导体区之间，且轻掺杂浅N型区覆盖栅氧化层与N型掺杂半导体区形成的拐角。

公开(公告)号：CN116705609B

公开(公告)日：2025-01-21

申请号：CN202210181654.3

申请日：2022-02-25

Applicant: 东南大学 ,  无锡华润上华科技有限公司

Inventor： 张森 ,  张龙 ,  何乃龙 ,  崔永久 ,  王肖娜 ,  林峰 ,  马杰 ,  刘斯扬 ,  孙伟锋

IPC: H10D30/01 ,  H10D30/65 ,  H01L21/266

Abstract: 本发明涉及一种P型横向扩散金属氧化物半导体器件及其制造方法，所述方法包括：获取基底；图案化掩膜层，形成至少两个注入窗口；通过各注入窗口进行N型离子注入，在P型区内形成高压N阱掺杂区和低压N阱掺杂区；在各注入窗口表面形成氧化层；去除掩膜层；向P型区进行P型离子普注，在氧化层处P型离子的注入被阻挡；通过热退火使注入的P型离子扩散形成漂移区和P型阱区。本发明图案化的掩膜层形成分段的注入窗口，注入N型离子后通过在注入窗口表面覆盖氧化层，后续注入P型离子时该氧化层作为注入的阻挡层，因此P型离子注入无需单独准备一块光刻版，有效地简化了PLDMOS器件的制造工艺，使其能与NLDMOS的制造工艺兼容。