-
公开(公告)号：CN117423699A
公开(公告)日：2024-01-19
申请号：CN202211494124.0
申请日：2022-11-25
Applicant: 北京超弦存储器研究院
IPC: H01L27/092 , H01L21/8238 , H03K19/20
Abstract: 本申请涉及半导体技术领域，公开了一种CMOS电路结构、阵列、非门结构、工艺方法及设备，该CMOS电路结构包括位于衬底上的第一晶体管和第二晶体管，所述第一晶体管为N型晶体管，所述第二晶体管为P型晶体管；所述第一晶体管包括依次叠层的第一源极、第一半导体层和第一漏极；所述第二晶体管包括依次叠层的第二源极、第二半导体层和第二漏极；所述第一晶体管和所述第二晶体管叠层而置；所述第一晶体管和所述第二晶体管分别为垂直沟道晶体管。通过该实施例方案，大幅度降低了占地面积，提高了器件集成度。
-
公开(公告)号：CN117423364A
公开(公告)日：2024-01-19
申请号：CN202211431068.6
申请日：2022-11-15
Applicant: 北京超弦存储器研究院
Abstract: 本申请实施例公开了一种存储电路、存储单元、电子设备和数据读写方法，涉及半导体技术领域，该电路包括：写晶体管、读晶体管和耦合电容；写晶体管包括第一极、第二极和第一栅极；第二极与写位线相连；第一栅极与写字线相连；读晶体管包括第三极、第四极和第二栅极；第三极与读位线相连，第四极与参考电压端连接；第二栅极作为存储节点，与第一极相连；耦合电容的第一端与读字线相连，第二端与存储节点相连；耦合电容在读数据阶段通过电容耦合作用改变读晶体管的栅极电压。通过该实施例方案，实现了便利的读写操作，并且可以简化制作工艺。
-
公开(公告)号：CN116367539B
公开(公告)日：2024-01-19
申请号：CN202310428779.6
申请日：2023-04-20
Applicant: 北京超弦存储器研究院
IPC: H10B12/00
Abstract: 本申请涉及一种半导体器件、存储器及其制备方法、电子设备。该半导体器件包括：半导体层；具有相对的两个主表面，相对的两个主表面分别为半导体层的第一侧和第二侧，半导体层包括在第一侧间隔设置的源接触区、漏接触区以及位于源接触区与漏接触区之间的沟道区；位线，设置于半导体层的第一侧且与漏接触区相连接；位线沿第一方向延伸，第一方向垂直于衬底表面；字线，设置于半导体层的第二侧；字线沿第二方向延伸，第二方向平行于衬底表面。该半导体器件为具有三维结构的半导体器件，能够提升存储密度。
-
公开(公告)号：CN117396056A
公开(公告)日：2024-01-12
申请号：CN202210767995.9
申请日：2022-07-01
Applicant: 北京超弦存储器研究院
Abstract: 本公开提供一种半导体结构的制作方法及半导体结构，半导体结构的制作方法包括：提供初始结构；在初始结构上依次形成第一自由层和第一铁磁耦合层；使用第一类型离子作为溅射离子，以将靶材中的预设原子溅射至第一铁磁耦合层的顶面，在第一铁磁耦合层的顶面形成第二自由层；热处理第二自由层，激活第二自由层中的硼元素。在本公开中，在形成第二自由层的过程中，使用第一类型离子将靶材中的预设原子溅射至第一铁磁耦合层的顶面，第一类型离子对靶材中的硼原子具有较高的选择比，能够增大靶材中溅射出的硼原子，由于第二自由层中硼元素含量越多矫顽力越大，且矫顽力大小与高温磁免疫能力正相关，从而实现了提高半导体结构的高温磁免疫能力。
-
公开(公告)号：CN116367536B
公开(公告)日：2023-12-08
申请号：CN202310314393.2
申请日：2023-03-28
Applicant: 北京超弦存储器研究院
IPC: H10B12/00
Abstract: 本公开涉及一种存储器及其制造方法、电子设备，涉及半导体技术领域。该存储器包括晶体管、字线和位线。字线沿垂直衬底的方向延伸。晶体管包括位于所述字线侧壁的半导体层和设置在所述字线侧壁和所述半导体层之间的栅绝缘层。位线包括位线主体和对应于不同所述晶体管的不同第一分支。所述位线主体沿平行于所述衬底的第一方向延伸。所述第一分支朝向所述半导体层延伸，并与所述半导体层连接。本公开可以降低存储器的寄生电容，以进一步提升存储器性能。
-
Patent Agency Ranking
公开(公告)号：CN117135923A
公开(公告)日：2023-11-28
申请号：CN202311371113.8
申请日：2023-10-23
Applicant: 北京超弦存储器研究院
Abstract: 本公开公开了半导体结构及其制备方法、电子设备，涉及半导体技术领域。该方法，包括：提供基底，基底上形成有第一叠层结构；于第一叠层结构上形成第一掩膜层；以第一掩膜层为掩膜，于第一叠层结构中形成自第一叠层结构的上表面延伸至第一导电层上表面的牺牲层；去除第一掩膜层，并于第一牺牲层上交替形成第二掩膜层；以第二掩膜层为掩膜，去除暴露出的第一牺牲层；侧向刻蚀去除部分沟道牺牲层，形成第一凹槽及沟道层；去除第二掩膜层；侧向刻蚀去除剩余沟道牺牲层，形成第二凹槽及环绕沟道层的栅极层。降低对掩膜层材料的要求，成本低，制程工艺简单。
-
公开(公告)号：CN116940212A
公开(公告)日：2023-10-24
申请号：CN202210348374.7
申请日：2022-04-01
Applicant: 北京超弦存储器研究院
Abstract: 一种包含辅助磁场磁性顶电极的SOT‑MRAM及其制备方法，所述SOT‑MRAM包括：基底；自旋轨道耦合层；磁性隧道结；硬掩膜层；保护层，包括多个带有通孔的第一盖帽，第一盖帽包裹磁性隧道结的侧壁和硬掩膜层的侧壁，第一盖帽的通孔允许所述硬掩膜层的顶部露出；第一介质层，包括多个带有通孔的第二盖帽，述第二盖帽设置在第一盖帽的侧壁上，第二盖帽的通孔允许硬掩膜层的顶部露出；磁性顶电极，磁性顶电极靠近基底一侧的表面为曲面并且所述曲面朝向基底弯曲。本申请的SOT‑MRAM的磁性顶电极的表面为曲面，离磁性隧道结自由层较近，可以更好地提供辅助磁场，减小磁性顶电极的厚度，而且制备工艺简单，可以避免损伤MTJ。
-
公开(公告)号：CN116507124A
公开(公告)日：2023-07-28
申请号：CN202310767383.4
申请日：2023-06-27
Applicant: 北京超弦存储器研究院
IPC: H10B12/00
Abstract: 本申请实施例提供了一种存储单元、存储器及其制造方法、电子设备。本申请涉及半导体技术领域。该存储单元包括垂直晶体管。垂直晶体管包括半导体柱，沿垂直于衬底方向延伸，半导体柱包括依次设置的漏极区、沟道区和源极区；栅极绝缘层和栅极，至少部分的栅极绝缘层、与栅极依次设置于所述半导体柱的沟道区的外周；垂直晶体管包括下述至少一项：靠近源极区的栅极绝缘层的介电常数大于靠近漏极区的栅极绝缘层的介电常数；靠近源极区的栅极的功函数大于靠近漏极区的所述栅极的功函数。本申请实施例能够抑制寄生三极管的开启，从而能够降低漏电。
-
公开(公告)号：CN116486865A
公开(公告)日：2023-07-25
申请号：CN202310480552.6
申请日：2023-04-28
Applicant: 北京超弦存储器研究院
IPC: G11C11/401 , G11C11/409 , G11C11/4074 , G11C11/408 , G11C11/4094
Abstract: 本公开涉及一种数据读写电路及其方法、存储器及其驱动方法、电子设备，涉及存储技术领域，以提高数据读取的准确度。所述数据读写方法包括：在预充电阶段，数据信号线向第一晶体管提供第一参考电压，辅助信号线向第一晶体管和第二晶体管同时提供第一参考电压，电容器的第二电极施加第一写控制电压，第二晶体管导通，对存储节点进行预充电；其中，数据对应的最大数据电压与第一晶体管的阈值电压之和为基准电压，第一参考电压大于基准电压。在数据写入阶段，响应于写命令，辅助信号线浮置，数据信号线向第一晶体管提供数据电压，第一晶体管导通；存储节点放电至稳定状态，写入数据电压对应的数据。
-
公开(公告)号：CN116209352B
公开(公告)日：2023-07-18
申请号：CN202310468466.3
申请日：2023-04-27
Applicant: 北京超弦存储器研究院
Abstract: 本公开实施例提供了一种半导体器件及其制造方法、存储器、电子设备，涉及但不限于半导体技术领域，半导体器件包括：一个或至少两个沿垂直于衬底方向堆叠的电容器；至少一个所述电容器包括：第一极板和第二极板，以及位于所述第一极板和第二极板之间的介电层；所述第一极板包括第一主体结构以及至少两个第一分支层，所述至少两个第一分支层沿垂直于所述衬底方向间隔排布，所述第一主体结构包括沿垂直于所述衬底方向交替堆叠的第一导电层和第二导电层，所述第一极板还包括凹槽，所述凹槽位于相邻所述第一分支层之间，所述凹槽沿着平行于所述衬底方向延伸，至少部分所述介电层和至少部分所述第二极板位于所述凹槽内；提高了电容器的容量。
-
-
-
-
-
-
-
-
-
Search Results
308
records
(took 0.109 seconds)
