-
公开(公告)号：CN101800196A
公开(公告)日：2010-08-11
申请号：CN200910077620.4
申请日：2009-02-09
Applicant: 中国科学院微电子研究所
IPC: H01L21/8238 , H01L21/283 , H01L21/265
Abstract: 一种双金属栅功函数的调节方法，主要步骤为：(1)用快速热氧化生长超薄界面氧化层或氮氧化层；(2)利用磁控反应溅射在超薄界面氧化层上交替溅射淀积高介电常数(K)栅介质，(3)淀积高K栅介质后，快速热退火；(4)采用磁控反应溅射淀积金属氮化物栅；(5)金属离子注入对金属氮化物栅进行掺杂；(6)刻蚀形成金属栅电极后，进行快速热退火将金属离子驱动到金属栅与高K栅介质的界面上。此方法简单易行，具有好的热稳定性和调节金属栅功函数的能力，而且与CMOS工艺完全兼容，便于集成电路产业化。
-
公开(公告)号：CN101728257A
公开(公告)日：2010-06-09
申请号：CN200810224908.5
申请日：2008-10-24
Applicant: 中国科学院微电子研究所
IPC: H01L21/28 , H01L21/8238
Abstract: 一种HfLaON栅介质/TaN金属栅集成结构的制备方法，步骤为：(1)在常规清洗后，在氢氟酸/异丙醇/水溶液中浸泡，以抑制颗粒和自然氧化物的生长；(2)紧接着用RTA生长超薄界面氧化层SiOx或氮氧化层SiON；(3)采用PVD方法，利用磁控反应溅射工艺交替溅射Hf-La靶和Hf靶淀积HfLaON高介电常数(K)栅介质；(4)淀积HfLaON后，快速热退火；(5)采用PVD方法，磁控反应溅射TaN金属薄膜；(6)TaN金属电极和背面欧姆接触形成后，进行合金退火处理。
-
公开(公告)号：CN119835985A
公开(公告)日：2025-04-15
申请号：CN202411808034.3
申请日：2024-12-09
Applicant: 中国科学院微电子研究所
Abstract: 本发明公开一种半导体器件及其制造方法，涉及半导体技术领域，用于在对半导体器件的氟掺杂缺陷钝化的同时，降低对半导体器件的损伤，从而提升半导体器件的可靠性。所述半导体器件的制造方法包括：首先，在基底上形成栅电极。栅电极中和/或栅电极表面具有含氟副产物。接下来，沿基底的厚度方向，在栅电极上依次形成栅介质层和有源层；并将含氟副产物中的氟元素扩散至栅介质层内和有源层内。所述半导体器件采用上述半导体器件的制造方法制造而成。本发明提供的一种半导体器件及其制造方法用于在对半导体器件的氟掺杂缺陷钝化的同时，降低对半导体器件的损伤，从而提升半导体器件的可靠性。
-
公开(公告)号：CN119541581A
公开(公告)日：2025-02-28
申请号：CN202411495989.8
申请日：2024-10-24
Applicant: 中国科学院微电子研究所
IPC: G11C11/416
Abstract: 本公开提供一种静态存储器，包括：阵列排布的多个存储元；字线；第一传输线和第二传输线，与位于同一列的多个存储元连接；其中，存储元包括：第一晶体管，分别与第一节点、第一电源线和第二节点耦接；第二晶体管，分别与第二节点、第一电源线和第一节点耦接；第三晶体管，分别与第一节点、第二节点和第二电源线耦接；第四晶体管，分别与第二节点、第一节点和第二电源线耦接；第五晶体管，分别与字线、第二节点和第一传输线耦接，第五晶体管为PMOS；第六晶体管，分别与字线、第一节点和第二传输线耦接，第六晶体管为PMOS。本公开的SRAM，改变了读写路径，有利于采用氧化物晶体管制备下拉管。
-
公开(公告)号：CN118588765A
公开(公告)日：2024-09-03
申请号：CN202410282420.7
申请日：2024-03-12
Applicant: 北京超弦存储器研究院 , 中国科学院微电子研究所
IPC: H01L29/786 , H01L21/336 , H01L29/423 , H01L29/06
Abstract: 本发明涉及一种薄膜晶体管及其制备方法，以解决传统OS‑TFT器件载流子迁移率低的问题。该薄膜晶体管包括：衬底；设置于所述衬底上表面的绝缘层；位于所述绝缘层上表面的鳍型栅；环绕式栅介质层和环绕式沟道，所述环绕式栅介质层覆盖所述鳍型栅的顶表面及侧表面，所述环绕式沟道环绕于所述环绕式栅介质层的外壁；设置于所述衬底上表面的源区和漏区，并且分别位于所述鳍型栅的相对的两侧，且与所述环绕式沟道接触。
-
Patent Agency Ranking
公开(公告)号：CN118315396A
公开(公告)日：2024-07-09
申请号：CN202410251809.5
申请日：2024-03-05
Applicant: 中国科学院微电子研究所
IPC: H01L27/144 , H01L31/107 , H01L31/0352 , H01L31/0224 , H01L31/18 , H01L27/146
Abstract: 本发明涉及一种光电倍增管及其制备方法。一种光电倍增管，其包括半导体衬底，所述半导体衬底具有相对的上表面和下表面；在所述半导体衬底的上表面设有绝缘层；所述绝缘层的上表面设有多个间隔分布的P型掺杂半导体层，所述P型掺杂半导体层的上表面由下至上依次堆叠有N型掺杂半导体层和第一电极层；在所述半导体衬底的下表面设置有第二电极层；多个所述P型掺杂半导体层与所述第二电极层一一对应地通过多个接触插塞电连接，所述接触插塞贯穿所述绝缘层和所述半导体衬底。本发明解决在平面结构上增大像素探测面积时导致像素间串扰增大的问题。
-
公开(公告)号：CN118053912A
公开(公告)日：2024-05-17
申请号：CN202311775135.0
申请日：2023-12-21
Applicant: 北京超弦存储器研究院 , 中国科学院微电子研究所
IPC: H01L29/786 , H01L21/34 , H10B12/00
Abstract: 本申请属于半导体器件技术领域，具体涉及一种薄膜晶体管、存储器及其制备方法。该薄膜晶体管包含在源极和漏极之间设置隔离介质层，同时该隔离介质层与沟道之间还具备第一方向的部分重叠，相较于传统的沟道上方设置钝化层方式，本申请设计的隔离介质层能够有效降低器件关闭状态下的大部分电子迁移概率，从而起到明显降低漏电流及功耗的技术效果。
-
公开(公告)号：CN113745314B
公开(公告)日：2024-04-02
申请号：CN202110808593.4
申请日：2021-07-16
Applicant: 中国科学院微电子研究所
IPC: H01L29/06 , H01L29/08 , H01L29/45 , H01L29/78 , H01L21/336
Abstract: 本发明涉及一种冷源MOS晶体管及制作方法。一种冷源MOS晶体管，包括：P型或N型掺杂的衬底，所述衬底上设有栅极，所述栅极与所述衬底之间由栅介质层隔离，在所述衬底上位于栅极的两侧分别设有源极和漏极，所述源极与衬底上P型或N型掺杂区域的交界面形成有PN结，所述PN结的上表面覆盖有金属接触层，并且所述金属接触层与所述栅极通过第一侧墙隔离。本发明能够降低晶体管的亚阈值摆幅，同时提高开关电流比，还具有更高的集成度。
-
公开(公告)号：CN117712179A
公开(公告)日：2024-03-15
申请号：CN202311541173.X
申请日：2023-11-17
Applicant: 中国科学院微电子研究所
IPC: H01L29/786 , H01L21/336 , H01L29/423
Abstract: 本发明涉及一种非对称三段栅金属氧化物薄膜晶体管结构及其制造方法。一种非对称三段栅金属氧化物薄膜晶体管结构，其包括：衬底；在所述衬底上方由下至上依次堆叠的：栅层、栅介质层和沟道层；所述沟道层上表面的左右两侧分别设置源极层和漏极层；其中，所述栅层包括水平方向依次拼接的第一金属栅段、第二金属栅段和第三金属栅段，并且所述第二金属栅段和所述第三金属栅段的功函数都低于所述第二金属栅段的功函数。本发明大幅降低了IGZO TFT器件的漏电问题。
-
公开(公告)号：CN112086516B
公开(公告)日：2024-01-19
申请号：CN202010797041.3
申请日：2020-08-10
Applicant: 中国科学院微电子研究所
IPC: H01L29/78 , H01L29/792 , H01L29/06 , H01L21/336 , H01L21/268
Abstract: 本发明涉及一种绝缘体上半导体结构及其抗总剂量辐照加固方法。一种绝缘体上半导体结构，由下至上包括：半导体衬底，第一绝缘层，电子捕获层，第二绝缘层，所述电子捕获层与所述第一绝缘层及所述第二绝缘层的材料不同，半导体层，其中，所述半导体层包括源区、漏区，以及设置在所述源区和所述漏区之间的沟道区；第三绝缘层，栅极。本发明解决了现有的加固方案因工艺复杂、沟道寄生效应、应用不灵活等原因导致的应用局限性与无法灵活地、非易失地解决总剂量辐照效应累积与不可逆问题。
-
-
-
-
-
-
-
-
-
Search Results
160
records
(took 0.031 seconds)
