-
公开(公告)号：CN106129141A
公开(公告)日：2016-11-16
申请号：CN201610565762.5
申请日：2016-07-18
Applicant: 中国科学院上海微系统与信息技术研究所 , 浙江大学
IPC: H01L31/0256 , H01L31/0352 , H01L31/08 , B82Y15/00 , B82Y30/00
CPC classification number: H01L31/0256 , B82Y15/00 , B82Y30/00 , H01L31/0352 , H01L31/08
Abstract: 本发明提供一种微纳光纤表面制备的超导纳米线单光子探测器，包括：微纳光纤及超导纳米线；所述超导纳米线位于所述微纳光纤表面，且所述超导纳米线的长度方向与所述微纳光纤的长度方向一致。本发明将超导纳米线形成于所述微纳光纤表面，利用微纳光纤在微纳尺度的光传输、耦合特性，可以实现微纳光纤与超导纳米线的直接高效光耦合，提高了超导纳米线单光子探测器的光耦合效率；超导纳米线的有效面积与传统器件相比不受光纤端面尺寸限制，可以减小超导纳米线的长度，从而有效降低超导纳米线单光子探测器的动态电感，进而提高超导纳米线单光子探测器的速率；超导纳米线直接形成于所述微纳光纤的表面，提高了超导纳米线单光子探测器长期工作的稳定性。
-
公开(公告)号：CN105633268A
公开(公告)日：2016-06-01
申请号：CN201511028259.8
申请日：2015-12-31
Applicant: 中国科学院上海微系统与信息技术研究所
CPC classification number: H01L39/2493 , H01L39/025 , H01L39/223
Abstract: 本发明提供一种超导电路结构及其制备方法，包括：1）提供衬底，在衬底表面对应于后续要形成约瑟夫森结的位置形成应力图案结构，应力图案结构的尺寸大于约瑟夫森结的尺寸；2）在衬底表面依次形成第一超导材料层、第一绝缘材料层及第二超导材料层的三层薄膜结构；3）刻蚀三层薄膜结构以形成底电极及约瑟夫森结；4）在步骤3）得到的结构表面形成第二绝缘材料层，并在第二绝缘材料层对应于约瑟夫森结的位置形成第一开口；5）沉积第三超导材料层，并刻蚀第三超导材料层形成配线层。通过在约瑟夫森结下方形成尺寸比约瑟夫森结尺寸大的应力图案结构，有利于约瑟夫森结中应力的有效释放，从而解决了漏电流，提高了超导电路结构的性能及稳定性。
-
公开(公告)号：CN103840035A
公开(公告)日：2014-06-04
申请号：CN201410106302.7
申请日：2014-03-20
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L31/18 , H01L31/101
CPC classification number: H01L39/16 , G01J1/0433 , G01J1/0488 , G01J1/44 , G01J2001/442 , G01J2005/208 , G02B5/28 , H01L27/144 , H01L31/02165 , H01L31/02327 , H01L31/09 , H01L39/02 , H01L39/10
Abstract: 本发明提供一种降低超导纳米线单光子探测器件非本征暗计数的方法及器件，包括步骤：于所述超导纳米线单光子探测器件上集成多层薄膜滤波器；其中，所述多层薄膜滤波器为通过多层介质薄膜实现的具有带通滤波功能的器件。所述非本征暗计数为由于光纤黑体辐射及外界杂散光触发的暗计数。所述超导纳米线单光子探测器件包括：衬底，其上下表面分别结合上抗反射层和下抗反射层；光学腔体结构；超导纳米线；以及反射镜。本发明操作简单，仅需在超导纳米线单光子探测器件（SNSPD）的衬底上集成多层薄膜滤波器，将非信号辐射过滤掉，该方法可以在保证信号辐射和器件的光耦合效率的同时，有效降低非本征暗计数，从而提高器件在特定暗计数条件下的探测效率。
-
公开(公告)号：CN103762302A
公开(公告)日：2014-04-30
申请号：CN201410035658.6
申请日：2014-01-24
Applicant: 中国科学院上海微系统与信息技术研究所
CPC classification number: H01L39/223 , H01L29/0676 , H01L39/2406 , H01L39/2416 , H01L39/2493
Abstract: 本发明提供一种纳米超导量子干涉器件及其制作方法，包括以下步骤：S1：提供一衬底并在其上生长第一超导材料层；S2：形成光刻胶层并图案化；S3：刻蚀掉所述预设区域的第一超导材料层；S4：在步骤S3获得的结构正面及侧面覆盖一层绝缘材料；S5：生长第二超导材料层；S6：去掉所述第一超导材料层上表面所在平面以上的结构，得到中间被植入至少一条绝缘夹层的平面超导结构；S7：形成至少一条与所述绝缘夹层垂直的纳米线，得到纳米超导量子干涉器件。本发明将超导环和纳米结分成两个主要步骤来实现，超导环的宽度和纳米结的长度由绝缘夹层决定，其大小在原子层尺度上可控，可同时实现纳米结长度小于超导材料相干长度和超导环的尺寸大幅度减小的目的。
-
公开(公告)号：CN119276234A
公开(公告)日：2025-01-07
申请号：CN202411360203.1
申请日：2024-09-27
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种超导参量放大器及其制备方法，超导参量放大器包括：约瑟夫森结阵列，用于提供谐振非线性；对地电容，用于阻抗匹配；线性腔，用于相位匹配；耦合电容，用于耦合线性腔与约瑟夫森结阵列；约瑟夫森结阵列的第一端与信号源相连，用于接受泵浦信号及输入信号，第二端与对地电容第一端及耦合电容第一端相连，对地电容的第二端接地，耦合电容的第二端与线性腔的第一端相连，线性腔的第二端接地。本发明通过优化超导参量放大器的设计和制备工艺，有效改进了线性腔和耦合结构，大大扩展了超导参量放大器的频率响应范围，从而可有效提升微波量子光学和超导量子比特测量信号处理的质量。
-
Patent Agency Ranking
公开(公告)号：CN115020580B
公开(公告)日：2024-11-19
申请号：CN202210655748.X
申请日：2022-06-10
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种基于π结的磁通存储器件及制备方法。该基于π结的磁通存储器件的制备包括：提供衬底，形成在水平方向上间隔设置的第一类约瑟夫森结与第二类约瑟夫森结，形成隔离层及配线层，配线层的第一配线部与第一类约瑟夫森结顶电极电连接，配线层的第二配线部与第二类约瑟夫森结顶电极电连接，基于第一类约瑟夫森结形成存储环路，基于第二类约瑟夫森结形成读出电路。其中，第一类约瑟夫森结采用铁磁势垒层，由于铁磁材料的强交换作用，在一定的铁磁厚度下可实现π相位的偏移而形成π结，π结代替传统的0结将会产生0.5Φ0的磁通，从而把回滞区拉回到0偏置电流处，降低对电感的需求，缩短器件的尺寸，同时减小偏置电流降低静态功耗。
-
公开(公告)号：CN118191694A
公开(公告)日：2024-06-14
申请号：CN202410435258.8
申请日：2024-04-11
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G01R33/12
Abstract: 本发明提供一种待测超导器件物性测试装置及测试方法，待测超导器件物性测试装置包括：上位机、源表、开关切换模块和N通道低通滤波阵列；其中N为大于1的自然数；上位机电连接源表的控制端和开关切换模块的控制端；上位机控制源表输出相应的激励信号范围，并控制开关切换模块选择对应工作通道；源表与开关切换模块电连接，开关切换模块通过N通道低通滤波阵列电连接到对应的测试端口；源表输出的激励信号范围传输至待测超导器件，待测超导器件反馈的测试信号传输至源表。本发明能够达到低电流输入测试，同时也可以实现低噪声，使得测试的精度进一步提高，提高低温测试效率；同时还极大减小了测试过程中低温的液氦和液氮等冷质的浪费，降低成本。
-
公开(公告)号：CN113095015B
公开(公告)日：2024-05-24
申请号：CN202110500919.7
申请日：2021-05-08
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G06F30/34 , G06F115/10
Abstract: 本发明的SFQ时序电路综合计算方法、系统以及终端，分别对SFQ逻辑门状态机的状态机描述分别进行解释以及编译获得该状态机的状态转移集合信息，并对所述状态转移集合信息分解为一或多个子状态机，并将各子状态机与SFQ逻辑单元库中的各单元门进行映射，并基于各子状态机的映射结果，对各子状态机进行重组，以获得SFQ时序逻辑电路结构。本发明利用了SFQ逻辑门自有的优势，直接完成从SFQ逻辑门状态机到SFQ时序电路的逻辑映射，减少了中间模拟CMOS逻辑门、组成CMOS时序状态机的两步操作，提高了SFQ时序电路的逻辑综合成功率以及对SFQ单元库的利用率，使SFQ时序电路的大规模自动化设计更加高效，并解决现有技术的问题。
-
公开(公告)号：CN108539004B
公开(公告)日：2023-12-05
申请号：CN201810375704.5
申请日：2018-04-25
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种亚微米约瑟夫森隧道结及其制备方法，包括如下步骤：1）提供一衬底，并于衬底的上表面形成底层超导薄膜层、绝缘薄膜层及顶层超导薄膜层；2）刻蚀去除部分顶层超导薄膜层、部分绝缘薄膜层及部分底层超导薄膜层；3）于步骤2）所得到结构的表面形成一第一绝缘层；4）于步骤3）所得到结构的表面形成第二绝缘层；5）于步骤4）所述得到结构的表面形成附加超导薄膜层，并刻蚀附加超导薄膜层以形成第二亚微米线条，第二亚微米线条至少与第一亚微米线条呈十字交叉连接。本发明可以有效解决现有技术中存在的电极窗口问题；双层绝缘层不仅改善了边缘效应、降低了台阶过渡处漏电流的产生，还有利于提高约瑟夫森结的质量及可靠性。(56)对比文件张雪;张国峰;金华;刘晓宇;王镇.超导Nb薄膜的RIE刻蚀与表征.低温物理学报.2016,(第04期),余铁军，张雪霞，高保新，吴培亨.超导Fresnel公式及其应用.低温物理学报.1996,(第02期),
-
公开(公告)号：CN113627120B
公开(公告)日：2023-09-12
申请号：CN202111094793.4
申请日：2021-09-17
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G06F30/394
Abstract: 本发明公开了一种超导集成电路布局优化方法和装置、存储介质和终端，其中方法包括：对待布局网表进行模块化处理获取分割模块，并对所有分割模块进行布局优化得到优化电路布局；其中，对分割模块进行布局优化包括：确定分割模块所需布局空间大小；对分割模块中所有逻辑门单元进行位置排布优化；将结果映射到布局规划中获取分割模块的版图布局；将分割模块中的所有汇流缓冲器单元放置到版图布局中，并通过第二全局优化器对版图布局中的所有单元进行位置优化，而后对版图布局中所有包含时钟的逻辑门单元进行时钟优化；本发明实现大规模超导集成电路的自动版图布局优化，替代原有的手动设计流程，提高超导集成电路的设计规模并缩短设计迭代周期。
-
-
-
-
-
-
-
-
-
Search Results
235
records
(took 0.079 seconds)
