一种大带宽硅基光调制器

    公开(公告)号:CN108153001A

    公开(公告)日:2018-06-12

    申请号:CN201611103311.6

    申请日:2016-12-05

    IPC分类号: G02F1/05

    摘要: 本发明提供一种大带宽硅基光调制器,包括:基底及其上的绝缘层;n型掺杂硅层,位于所述绝缘层之上;p型掺杂硅层,位于所述n型掺杂硅层之上;铁电薄膜,位于所述p型掺杂硅层之上;其中,所述n型掺杂硅层接地,所述p型掺杂硅层接控制信号,所述铁电薄膜接控制信号。本发明有效的将铁电薄膜与普通的硅基光调制器集成在一起,利用铁电薄膜极化时的场强,大幅度提升了光调制器中载流子浓度的变化范围及灵敏度,从而提升了光调制器的调制带宽。本发明可直接用于硅基光调制器,也可以用于马赫-曾德尔型光调制器的两臂,后者可以进一步增大调制器的调制宽度。本发明结构简单,控制方便,工艺与CMOS兼容,很适合工业推广。

    具有偏振不敏感特性的90°相移光混合器及其设计方法

    公开(公告)号:CN104730643B

    公开(公告)日:2018-04-17

    申请号:CN201510173591.7

    申请日:2015-04-13

    IPC分类号: G02B6/27

    摘要: 本发明提供一种具有偏振不敏感特性的90°相移光混合器及其设计方法,其中,所述设计方法至少包括:将所述多模干涉耦合器中的多模区设计为矩形波导,确定所述多模区的尺寸,其方法如下:分析计算所述多模区各阶模的有效折射率,以得到横电波TE模式和横磁波TM模式的拍长差及其与所述多模区的宽度、厚度的对应关系图;预先选定所述多模区所需的厚度,在所述横电波TE模式和横磁波TM模式的拍长差为零的条件下,根据所述对应关系图确定所述多模区所需的宽度和长度,以使所述多模干涉耦合器工作时能够具有偏振不敏感特性。本发明的设计方法,通过最佳化的设计器件各个尺寸,实现偏振不敏感特性的90°相移光混合器。

    一种基于SOI的双端口SRAM单元及其制作方法

    公开(公告)号:CN107516659A

    公开(公告)日:2017-12-26

    申请号:CN201610435817.0

    申请日:2016-06-17

    IPC分类号: H01L27/11 H01L21/8244

    摘要: 本发明提供一种基于SOI的双端口SRAM单元及其制作方法,所述单元包括:第一反相器,由第一PMOS晶体管及第一NMOS晶体管组成;第二反相器,由第二PMOS晶体管及第二NMOS晶体管组成;获取管,由第三、第四、第五及第六NMOS晶体管组成。本发明中,组成第一、第二反相器的四个晶体管的栅区两端均呈“L”型弯折,体接触区与体区接触,并包围源区的纵向两端及底部。本发明可以在牺牲较小单元面积的情况下,全面抑制总剂量效应导致的Box漏电、上下边角漏电及侧壁漏电,并且可以保证晶体管源区的有效宽度,不会损失晶体管的驱动能力。并且本发明在有效抑制总剂量效应的同时,还可以抑制晶体管的浮体效应。本发明的制作方法具有制造工艺简单、与常规CMOS工艺相兼容等优点。

    一种SOI六晶体管SRAM单元及其制作方法

    公开(公告)号:CN106952917A

    公开(公告)日:2017-07-14

    申请号:CN201610008928.3

    申请日:2016-01-07

    IPC分类号: H01L27/11 H01L21/8244

    CPC分类号: H01L27/11 H01L27/1104

    摘要: 本发明提供一种SOI六晶体管SRAM单元及其制作方法,所述单元包括:第一反相器,由第一PMOS晶体管及第一NMOS晶体管组成;第二反相器,由第二PMOS晶体管及第二NMOS晶体管组成;获取管,由第三NMOS晶体管及第四NMOS晶体管组成。本发明的SOI六晶体管SRAM单元中,组成第一反相器及第二反相器的四个晶体管的源极均嵌有隧穿二极管结构,可以在不增加器件面积的情况下有效抑制PD SOI器件中的浮体效应以及寄生三极管效应引发的漏功耗以及晶体管阈值电压漂移,提高单元的抗噪声能力。并且本发明的制作方法还具有制造工艺简单、与现有逻辑工艺完全兼容等优点,单元内部采用中心对称结构以及单元之间的共享结构,使其方便形成存储阵列,有利于缩短设计SRAM芯片的周期。

    一种SOI八晶体管SRAM单元及其制作方法

    公开(公告)号:CN106952912A

    公开(公告)日:2017-07-14

    申请号:CN201610008087.6

    申请日:2016-01-07

    IPC分类号: H01L27/11 H01L21/8244

    CPC分类号: H01L27/1104

    摘要: 本发明提供一种SOI八晶体管SRAM单元及其制作方法,所述单元包括:第一反相器,由第一PMOS晶体管及第一NMOS晶体管组成;第二反相器,由第二PMOS晶体管及第二NMOS晶体管组成;获取管,由第三、第四、第五及第六NMOS晶体管组成。本发明的SOI八晶体管SRAM单元中,组成第一反相器及第二反相器的四个晶体管的源极均嵌有隧穿二极管结构,可以在不增加器件面积的情况下有效抑制PD SOI器件中的浮体效应以及寄生三极管效应引发的漏功耗以及晶体管阈值电压漂移,提高单元的抗噪声能力。并且本发明的制作方法还具有制造工艺简单、与现有逻辑工艺完全兼容等优点,单元内部采用中心对称结构以及单元之间的共享结构,使其方便形成存储阵列,有利于缩短设计SRAM芯片的周期。

    一种在绝缘衬底上制备图形石墨烯的方法

    公开(公告)号:CN106904599A

    公开(公告)日:2017-06-30

    申请号:CN201510952653.4

    申请日:2015-12-17

    IPC分类号: C01B32/186 H01L21/02

    CPC分类号: H01L21/02527 C01P2002/82

    摘要: 本发明提供一种在绝缘衬底上制备图形石墨烯的方法,包括:1)提供一绝缘衬底,于绝缘衬底上沉积锗薄膜;2)采用光刻刻蚀工艺于锗薄膜中刻蚀出所需图形,形成图形锗薄膜;以及步骤3)以所述图形锗薄膜为催化剂,在高温下生长石墨烯,同时,图形锗薄膜在高温下不断蒸发,并最终被全部去除,获得结合于绝缘衬底上的图形石墨烯。本发明通过在绝缘衬底上制备锗薄膜,并光刻刻蚀所述锗薄膜形成所需图形后,催化生长石墨烯,并在生长的同时将锗薄膜蒸发去除,获得绝缘体上图形石墨烯,克服了采用光刻刻蚀工艺对石墨烯进行刻蚀所带来的光刻胶等污染,提高了绝缘体上图形石墨烯材料的质量及性能。采用本发明的方法可以获得质量很高的图形石墨烯。

    多叉指栅极结构MOSFET的版图设计

    公开(公告)号:CN104409503B

    公开(公告)日:2017-05-17

    申请号:CN201410674653.8

    申请日:2014-11-21

    摘要: 本发明提出了一种多叉指栅极结构MOSFET的版图设计,包括半导体衬底、第一多叉指栅极结构、第二多叉指栅极结构、体接触区、源区及漏区,体接触区为第一多叉指栅极结构及第二多叉指栅极结构共用。通过采用体接触区公用的方法,可以提高体接触区利用率,降低寄生电容。相比较普通的体接触器件,其有源区的利用率高,在相同总的栅宽条件下,体接触区域面积减小了一半,可以集成度提高。因为中间体区为两侧有源区公用,金属连线所占面积降低,可以降低寄生电容。在不增加布线难度的情况下实现两侧栅极的并联,减小了栅极电阻。在不增加布线难度的情况下实现两侧漏极的并联,减小了漏极电阻。器件版图结构该设计方法在射频电路领域具有一定的应用价值。

    基于绝缘体上硅衬底的射频共面波导元件及其制备方法

    公开(公告)号:CN105914445A

    公开(公告)日:2016-08-31

    申请号:CN201610301900.9

    申请日:2016-05-09

    IPC分类号: H01P11/00 H01P3/00

    CPC分类号: H01P3/16 H01P3/006

    摘要: 本发明提供一种基于绝缘体上硅衬底的射频共面波导元件及其制备方法,所述制备方法包括:1)制备绝缘体上硅衬底,包括依次层叠的底层硅、绝缘层及顶层硅,所述绝缘层的下部于对应于制备射频共面波导元件的位置具有至少直至所述底层硅的凹槽;2)定义器件区域,并去除器件区域的顶层硅,露出下方所述绝缘层的上部表面;3)制备射频共面波导元件。本发明基于图形化的绝缘体上硅衬底,通过后期刻蚀得到了具有衬底空腔的共面波导,空腔结构中的空气介质使得衬底的等效电容减小、等效电阻增大,消除了SiO2中的固定电荷、可动电荷,Si/SiO2系统的界面态、陷阱电荷等影响微波传输的不利因素,从而减小了介质损耗,提高了共面波导的传输性能。