公开(公告)号：CN105321954A

公开(公告)日：2016-02-10

申请号：CN201510461172.3

申请日：2015-07-30

Applicant: 瑞萨电子株式会社

Inventor： 川嶋祥之 ,  茶木原启 ,  梅田恭子 ,  西田彰男

IPC: H01L27/115 ,  H01L21/28

Abstract: 本发明的各个实施例涉及制造半导体器件的方法。半导体器件的性能得到改进。在用于制造半导体器件的方法中，在存储器单元区域中，在半导体衬底的主表面之上形成由第一导电膜所形成的控制栅极电极。然后，按照覆盖控制栅极电极的方式形成绝缘膜和第二导电膜，并且对第二导电膜进行回蚀刻。结果，在控制栅极电极的侧壁之上经由绝缘膜而保留第二导电膜，从而形成存储器栅极电极。然后，在外围电路区域中，在半导体衬底的主表面中形成p型阱。在p型阱之上形成第三导电膜。然后，形成由第三导电膜所形成的栅极电极。

公开(公告)号：CN104218037A

公开(公告)日：2014-12-17

申请号：CN201410230782.8

申请日：2014-05-28

Applicant: 瑞萨电子株式会社

Inventor： 西田彰男 ,  舟山幸太

IPC: H01L27/10 ,  H01L21/77

CPC classification number: H01L21/823814 ,  H01L21/823864 ,  H01L27/11573 ,  H01L27/1207 ,  H01L29/66833

Abstract: 本发明公开了一种半导体器件及其制造方法，实现了对具有非易失性存储器(MONOS)的半导体器件的特性的改进。在具有支撑衬底、形成在支撑衬底之上的绝缘层、以及形成在绝缘层之上的硅层的SOI衬底中形成了MONOS。MONOS在半导体层上方具有控制栅极电极以及被形成为与控制栅极电极相邻的存储器栅极电极。MONOS也具有形成在控制栅极电极之下的支撑衬底中的第一杂质区域，以及形成在存储器栅极电极之下的支撑衬底中并且具有比第一杂质区域有效载流子浓度更低的有效载流子浓度的第二杂质区域。因此通过提供用于调整控制晶体管和存储器晶体管的相应阈值的第一和第二杂质区域，减小了各个晶体管的阈值的变化以减小GiDL。

公开(公告)号：CN104009037A

公开(公告)日：2014-08-27

申请号：CN201410067215.5

申请日：2014-02-26

Applicant: 瑞萨电子株式会社

Inventor： 井上真雄 ,  丸山祥辉 ,  西田彰男 ,  国宗依信 ,  舟山幸太

IPC: H01L27/105 ,  H01L21/8239

CPC classification number: H01L29/4925 ,  H01L21/0245 ,  H01L21/02488 ,  H01L21/02502 ,  H01L21/02532 ,  H01L21/02667 ,  H01L21/28035 ,  H01L21/28176 ,  H01L21/28273 ,  H01L29/42324 ,  H01L29/4916 ,  H01L29/66825

Abstract: 本发明涉及半导体器件及其制造方法。为了控制层叠多晶硅膜的晶粒生长，提供一种制造半导体器件的方法。该方法包括：在衬底上（10）形成第一多晶硅膜（21）；在第一多晶硅膜（21）的表面上形成层间氧化物层（22）；在第一多晶硅膜（21）上方形成与层间氧化物层（22）接触的第二多晶硅膜（23）；以及在形成第二多晶硅膜（23）之后，在包含氮的气体气氛下，在高于第一和第二多晶硅膜的膜形成温度的温度下执行退火。

公开(公告)号：CN105321954B

公开(公告)日：2020-05-22

申请号：CN201510461172.3

申请日：2015-07-30

Applicant: 瑞萨电子株式会社

Inventor： 川嶋祥之 ,  茶木原启 ,  梅田恭子 ,  西田彰男

IPC: H01L27/11529 ,  H01L27/1157 ,  H01L27/11573 ,  H01L27/11524 ,  H01L27/11534 ,  H01L21/28

Abstract: 本发明的各个实施例涉及制造半导体器件的方法。半导体器件的性能得到改进。在用于制造半导体器件的方法中，在存储器单元区域中，在半导体衬底的主表面之上形成由第一导电膜所形成的控制栅极电极。然后，按照覆盖控制栅极电极的方式形成绝缘膜和第二导电膜，并且对第二导电膜进行回蚀刻。结果，在控制栅极电极的侧壁之上经由绝缘膜而保留第二导电膜，从而形成存储器栅极电极。然后，在外围电路区域中，在半导体衬底的主表面中形成p型阱。在p型阱之上形成第三导电膜。然后，形成由第三导电膜所形成的栅极电极。

公开(公告)号：CN104009037B

公开(公告)日：2019-01-22

申请号：CN201410067215.5

申请日：2014-02-26

Applicant: 瑞萨电子株式会社

Inventor： 井上真雄 ,  丸山祥辉 ,  西田彰男 ,  国宗依信 ,  舟山幸太

IPC: H01L27/105 ,  H01L21/8239

Abstract: 本发明涉及半导体器件及其制造方法。为了控制层叠多晶硅膜的晶粒生长，提供一种制造半导体器件的方法。该方法包括：在衬底上（10）形成第一多晶硅膜（21）；在第一多晶硅膜（21）的表面上形成层间氧化物层（22）；在第一多晶硅膜（21）上方形成与层间氧化物层（22）接触的第二多晶硅膜（23）；以及在形成第二多晶硅膜（23）之后，在包含氮的气体气氛下，在高于第一和第二多晶硅膜的膜形成温度的温度下执行退火。

公开(公告)号：CN105374755A

公开(公告)日：2016-03-02

申请号：CN201510474002.9

申请日：2015-08-05

Applicant: 瑞萨电子株式会社

Inventor： 中西伸登 ,  川嶋祥之 ,  西田彰男

IPC: H01L21/8247 ,  H01L21/28

CPC classification number: H01L27/11568 ,  H01L21/26513 ,  H01L21/28282 ,  H01L21/31053 ,  H01L27/11563 ,  H01L27/11573 ,  H01L29/42344 ,  H01L29/456 ,  H01L29/513 ,  H01L29/665 ,  H01L29/6653 ,  H01L29/66545 ,  H01L29/6659 ,  H01L27/115 ,  H01L21/28

Abstract: 本发明的各个实施例涉及制造半导体器件的方法。提供了一种可靠性得到改进的半导体器件。提供了一种半导体器件：经由第一绝缘膜，在半导体衬底上形成用于存储器单元的控制栅极电极；经由具有电荷存储部的第二绝缘膜，在半导体衬底上形成用于存储器单元的存储器栅极电极，该存储器栅极电极与控制栅极电极相邻；通过离子注入，在半导体衬底中形成用于源极或者漏极的n-型半导体区域；在控制栅极电极和存储器栅极电极的侧壁上，形成侧壁间隔件；通过离子注入，在半导体衬底中形成用于源极或者漏极的n+型半导体区域；以及去除存在于在控制栅极电极与存储器栅极电极之间的第二绝缘膜的上部。第二绝缘膜的去除长度大于n+型半导体区域的深度。