公开(公告)号：CN108074818B

公开(公告)日：2023-06-20

申请号：CN201711144433.4

申请日：2017-11-17

Applicant: 瑞萨电子株式会社

Inventor： 山本阳一

IPC: H01L21/336 ,  H01L21/331

Abstract: 本发明涉及半导体器件的制造方法。为了提高半导体器件的性能，提供一种半导体器件的制造方法，包括在形成氢退火之前，移除包括沟槽的内壁的碳化硅衬底的表面上形成的氧化膜的步骤。

公开(公告)号：CN102683172A

公开(公告)日：2012-09-19

申请号：CN201210065366.8

申请日：2012-03-13

Applicant: 瑞萨电子株式会社

Inventor： 坂本美里 ,  加藤芳健 ,  山本阳一 ,  京野敬 ,  山本力 ,  本沢辉一 ,  前田实太 ,  伊藤广志

IPC: H01L21/02

CPC classification number: H01L21/67253 ,  H01L21/67109 ,  H01L21/6875 ,  Y10S438/974

Abstract: 公开了一种半导体器件制造方法。在台架被保持在受热状态的情况下，半导体晶圆被放置在台架上(步骤S10)。然后，在经过第一时间的情况下，控制器使真空腔室内的压力升高到高于第一压力的第二压力(步骤S40)。在半导体晶圆被放置在台架上之后，真空腔室内的压力与吸附端口内的压力之间的压力差被设置到不使半导体晶圆在凸起上滑动的最小值。此外，在步骤S40，也使压力差保持在不使半导体晶圆在凸起上滑动的最小值。

公开(公告)号：CN108074818A

公开(公告)日：2018-05-25

申请号：CN201711144433.4

申请日：2017-11-17

Applicant: 瑞萨电子株式会社

Inventor： 山本阳一

IPC: H01L21/336 ,  H01L21/331

CPC classification number: H01L29/1095 ,  H01L21/046 ,  H01L21/0465 ,  H01L21/0475 ,  H01L21/324 ,  H01L29/0623 ,  H01L29/1608 ,  H01L29/41766 ,  H01L29/4236 ,  H01L29/66068 ,  H01L29/7397 ,  H01L29/7813 ,  H01L29/66325 ,  H01L29/66409

Abstract: 本发明涉及半导体器件的制造方法。为了提高半导体器件的性能，提供一种半导体器件的制造方法，包括在形成氢退火之前，移除包括沟槽的内壁的碳化硅衬底的表面上形成的氧化膜的步骤。

公开(公告)号：CN102683172B

公开(公告)日：2017-05-17

申请号：CN201210065366.8

申请日：2012-03-13

Applicant: 瑞萨电子株式会社

Inventor： 坂本美里 ,  加藤芳健 ,  山本阳一 ,  京野敬 ,  山本力 ,  本沢辉一 ,  前田实太 ,  伊藤广志

IPC: H01L21/02

CPC classification number: H01L21/67253 ,  H01L21/67109 ,  H01L21/6875 ,  Y10S438/974

Abstract: 公开了一种半导体器件制造方法。在台架被保持在受热状态的情况下，半导体晶圆被放置在台架上(步骤S10)。然后，在经过第一时间的情况下，控制器使真空腔室内的压力升高到高于第一压力的第二压力(步骤S40)。在半导体晶圆被放置在台架上之后，真空腔室内的压力与吸附端口内的压力之间的压力差被设置到不使半导体晶圆在凸起上滑动的最小值。此外，在步骤S40，也使压力差保持在不使半导体晶圆在凸起上滑动的最小值。

公开(公告)号：CN104934423A

公开(公告)日：2015-09-23

申请号：CN201510121868.1

申请日：2015-03-19

Applicant: 瑞萨电子株式会社

Inventor： 坂本美里 ,  加藤芳健 ,  山本阳一 ,  笠井仁司 ,  伊藤聪

IPC: H01L27/108 ,  H01L27/04 ,  H01L21/822 ,  H01L21/8242

CPC classification number: H01L27/10808 ,  H01L21/02181 ,  H01L21/02183 ,  H01L21/02189 ,  H01L21/28556 ,  H01L21/28568 ,  H01L21/3212 ,  H01L27/10814 ,  H01L27/10817 ,  H01L27/10852 ,  H01L27/10855 ,  H01L27/10885 ,  H01L27/10888 ,  H01L28/60 ,  H01L28/87 ,  H01L28/91

Abstract: 本发明涉及一种半导体集成电路器件及其制作方法。本发明改进了电容元件的电特性。提供了一种电容元件，该电容元件在DRAM单元中构成并且具有下电极、形成在下电极上方的电容绝缘体膜、形成在电容绝缘体膜上方的上电极。上电极具有以下结构：从该电极的电容绝缘体膜侧，依次堆叠第一上电极、第二上电极和第三上电极。第三上电极是可包含杂质的钨膜。在第一上电极和第三上电极之间，插入第二上电极，第二上电极是用于防止第三上电极中的可能的杂质扩散到电容绝缘体膜中的阻挡膜。

公开(公告)号：CN102148228A

公开(公告)日：2011-08-10

申请号：CN201110021014.8

申请日：2011-01-13

Applicant: 瑞萨电子株式会社

Inventor： 山本阳一 ,  服卷直美 ,  坂本美里 ,  加藤芳健

IPC: H01L27/04 ,  H01L27/10 ,  H01L27/108 ,  H01L21/8242 ,  H01L21/316 ,  H01L21/822

CPC classification number: H01L28/60 ,  H01L21/28088 ,  H01L21/28562 ,  H01L21/28568 ,  H01L21/31 ,  H01L21/76856 ,  H01L27/1085 ,  H01L28/91 ,  H01L29/517

Abstract: 本发明提供一种半导体器件以及半导体器件的制造方法。该半导体器件具有电容器元件，其中，电容电介质膜被设置在上电极膜(上电极膜114、上电极膜116)与下电极膜之间，并且对于至少与电容电介质膜接触的部分，下电极膜具有多晶钛氮化物。