公开(公告)号：CN104934423A

公开(公告)日：2015-09-23

申请号：CN201510121868.1

申请日：2015-03-19

Applicant: 瑞萨电子株式会社

Inventor： 坂本美里 ,  加藤芳健 ,  山本阳一 ,  笠井仁司 ,  伊藤聪

IPC: H01L27/108 ,  H01L27/04 ,  H01L21/822 ,  H01L21/8242

CPC classification number: H01L27/10808 ,  H01L21/02181 ,  H01L21/02183 ,  H01L21/02189 ,  H01L21/28556 ,  H01L21/28568 ,  H01L21/3212 ,  H01L27/10814 ,  H01L27/10817 ,  H01L27/10852 ,  H01L27/10855 ,  H01L27/10885 ,  H01L27/10888 ,  H01L28/60 ,  H01L28/87 ,  H01L28/91

Abstract: 本发明涉及一种半导体集成电路器件及其制作方法。本发明改进了电容元件的电特性。提供了一种电容元件，该电容元件在DRAM单元中构成并且具有下电极、形成在下电极上方的电容绝缘体膜、形成在电容绝缘体膜上方的上电极。上电极具有以下结构：从该电极的电容绝缘体膜侧，依次堆叠第一上电极、第二上电极和第三上电极。第三上电极是可包含杂质的钨膜。在第一上电极和第三上电极之间，插入第二上电极，第二上电极是用于防止第三上电极中的可能的杂质扩散到电容绝缘体膜中的阻挡膜。