公开(公告)号：CN107623025B

公开(公告)日：2022-02-22

申请号：CN201710545199.X

申请日：2017-07-06

Applicant: 瑞萨电子株式会社

Inventor： 可知刚 ,  星野义典 ,  长濑仙一郎

IPC: H01L29/06 ,  H01L29/78 ,  H01L21/336

Abstract: 本文提供了半导体器件及其制造方法，可防止元件的破坏，其中，杂质量的控制不易受到制造工艺的变化的影响。半导体衬底具有前表面并且包括从所述前表面向所述衬底的内部延伸的孔部。在所述半导体衬底中形成n型区域。在所述孔部的壁表面上形成p型区域以与n型区域构成p‑n结。每个p型区域包括形成于每个孔部的壁表面上的低浓度区域和高浓度区域。所述高浓度区域沿着所述孔部的壁表面的宽度自所述前表面朝向更深的位置变小。

公开(公告)号：CN103972291A

公开(公告)日：2014-08-06

申请号：CN201410042866.9

申请日：2014-01-29

Applicant: 瑞萨电子株式会社

Inventor： 可知刚

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L29/0634 ,  H01L21/225 ,  H01L21/26586 ,  H01L21/324 ,  H01L29/0615 ,  H01L29/0619 ,  H01L29/0653 ,  H01L29/0696 ,  H01L29/1095 ,  H01L29/66712 ,  H01L29/66727 ,  H01L29/66734 ,  H01L29/7811 ,  H01L29/7813

Abstract: 本发明公开了一种半导体器件及其制造方法，该半导体器件具有功率MOSFET，该功率MOSFET同时实现低导通电阻和高击穿电压。先在n型衬底SUB上形成低浓度的p型外延层EP，在有源部中由多个沟道TR来界定多个有源区域AC，所述沟道TR形成于外延层EP并按第1方向延伸，且在与第1方向正交的第2方向上具有第1间隔。即形成如下的超结结构：在相邻的沟道TR之间的外延层EP形成具有漏极偏移层作用的n型扩散区域NR，在沟道TR的侧壁和n型扩散区域NR之间的外延层EP形成与沟道区域（p型扩散区域PCH）连接的p型扩散区域PR。接下来从位于有源部的端部上的沟道TR的侧壁朝向外周部的外延层EP形成具有规定宽度的n型扩散区域NRE，从而提高漏极耐压。

公开(公告)号：CN107068759B

公开(公告)日：2021-08-10

申请号：CN201710049202.9

申请日：2017-01-20

Applicant: 瑞萨电子株式会社

Inventor： 长濑仙一郎 ,  可知刚 ,  星野义典

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

Abstract: 本发明涉及一种半导体器件及其制造方法。提供了配备有具有改善的耐压并且能够减小绝缘栅场效应晶体管部分截止时的浪涌电压的缓冲器部分的半导体器件。缓冲器半导体区中的第一导电类型杂质的浓度大于漂移层中的第一导电类型杂质的浓度。缓冲器绝缘膜的在缓冲器半导体区和缓冲器电极之间的厚度大于栅绝缘膜的在栅电极和体区之间的厚度。

公开(公告)号：CN109390387A

公开(公告)日：2019-02-26

申请号：CN201810886896.6

申请日：2018-08-06

Applicant: 瑞萨电子株式会社

Inventor： 吉田芳规 ,  可知刚

IPC: H01L29/06 ,  H01L29/78 ,  H01L21/336

Abstract: 本公开的实施例涉及半导体器件及其制造方法。根据超结结构中的热处理，半导体衬底容易因形成在深沟槽内的绝缘膜的收缩而翘曲。为了解决上述问题，在半导体器件中，元件区域和端子区域被限定在半导体衬底的一个主表面上。端子区域被布置为围绕元件区域。在端子区域中，多个埋置绝缘体以穿透n型扩散层和n型柱层并且到达n型外延层的方式从半导体衬底的主表面形成。埋置绝缘体形成在深沟槽内。多个埋置绝缘体布置为彼此相互相距一定距离呈岛状。

公开(公告)号：CN107623025A

公开(公告)日：2018-01-23

申请号：CN201710545199.X

申请日：2017-07-06

Applicant: 瑞萨电子株式会社

Inventor： 可知刚 ,  星野义典 ,  长濑仙一郎

IPC: H01L29/06 ,  H01L29/78 ,  H01L21/336

CPC classification number: H01L21/76237 ,  H01L21/26586 ,  H01L29/0688 ,  H01L29/0696 ,  H01L29/157 ,  H01L29/158 ,  H01L29/4236 ,  H01L29/7397 ,  H01L29/7813

Abstract: 本文提供了半导体器件及其制造方法，可防止元件的破坏，其中，杂质量的控制不易受到制造工艺的变化的影响。半导体衬底具有前表面并且包括从所述前表面向所述衬底的内部延伸的孔部。在所述半导体衬底中形成n型区域。在所述孔部的壁表面上形成p型区域以与n型区域构成p-n结。每个p型区域包括形成于每个孔部的壁表面上的低浓度区域和高浓度区域。所述高浓度区域沿着所述孔部的壁表面的宽度自所述前表面朝向更深的位置变小。

公开(公告)号：CN104659026A

公开(公告)日：2015-05-27

申请号：CN201410674471.0

申请日：2014-11-21

Applicant: 瑞萨电子株式会社

Inventor： 吉田芳规 ,  加藤浩一 ,  可知刚 ,  古谷景佑

IPC: H01L25/07 ,  H01L23/522

CPC classification number: H01L29/0696 ,  H01L23/4824 ,  H01L23/49524 ,  H01L23/49551 ,  H01L23/49562 ,  H01L23/49575 ,  H01L23/528 ,  H01L24/36 ,  H01L24/37 ,  H01L24/40 ,  H01L27/088 ,  H01L29/0878 ,  H01L29/402 ,  H01L29/41741 ,  H01L29/4175 ,  H01L29/4238 ,  H01L29/665 ,  H01L29/66659 ,  H01L29/66689 ,  H01L29/7809 ,  H01L29/7813 ,  H01L29/7816 ,  H01L29/7835 ,  H01L2224/32245 ,  H01L2224/37011 ,  H01L2224/37147 ,  H01L2224/40095 ,  H01L2224/40245 ,  H01L2224/45144 ,  H01L2224/48091 ,  H01L2224/48137 ,  H01L2224/48247 ,  H01L2224/73221 ,  H01L2224/73265 ,  H01L2224/83801 ,  H01L2224/8385 ,  H01L2224/84801 ,  H01L2224/8485 ,  H01L2224/92247 ,  H01L2924/13091 ,  H01L2924/181 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2924/00012

Abstract: 本发明提供了一种性能改进的半导体器件。半导体衬底形成有单位MISFET元件。单位MISFET元件的各个源极区域经由第一源极互连线和第二源极互连线彼此电耦合。单位MISFET元件的各个栅电极经由第一栅极互连线彼此电耦合且经由第一栅极互连线电耦合至与第二源极互连线位于同一层中的第二栅极互连线。单位MISFET元件的各个漏极区域经由嵌入半导体衬底的沟槽中的导电插塞电耦合至背面电极。第一源极互连线和第一栅极互连线的每一条的厚度均小于第二源极互连线的厚度。在插塞之上，第一栅极互连线延伸。

公开(公告)号：CN111799325A

公开(公告)日：2020-10-20

申请号：CN202010237970.9

申请日：2020-03-30

Applicant: 瑞萨电子株式会社

Inventor： 长濑仙一郎 ,  可知刚 ,  星野义典

IPC: H01L29/40 ,  H01L29/06 ,  H01L29/786 ,  H01L21/336

Abstract: 本公开涉及半导体器件及其制造方法。在从半导体衬底SUB的第一主表面到达预定深度的深沟槽DTC中，形成包括插塞PUG和场板FP的多个柱状导体CCB。沿着深沟槽DTC的侧壁表面形成p型杂质层PIL。在插塞PUG的底部与p型杂质层PIL的底部之间，场板FP和p型杂质层PIL被定位为经由插入其间的绝缘膜FIF彼此面对。在p型杂质层PIL的底部与场板FP的底部之间，场板FP和半导体衬底SUB的n型漂移层NDL被定位为经由插入其间的绝缘膜FIF彼此面对。

公开(公告)号：CN109728073A

公开(公告)日：2019-05-07

申请号：CN201811266348.X

申请日：2018-10-29

Applicant: 瑞萨电子株式会社

Inventor： 吉田芳规 ,  可知刚

IPC: H01L29/06 ,  H01L29/78 ,  H01L29/423 ,  H01L21/336

CPC classification number: H01L29/7813 ,  H01L27/088 ,  H01L29/0615 ,  H01L29/0634 ,  H01L29/0653 ,  H01L29/0865 ,  H01L29/0882 ,  H01L29/4236 ,  H01L29/4238 ,  H01L29/66734 ,  H01L29/7803 ,  H01L29/7811

Abstract: 提供一种半导体器件和制造半导体器件的方法，该半导体器件包括根据半导体器件的使用所期待的缓冲器部。具有缓冲器部的缓冲器区域被限定在栅极焊盘区域中，该栅极焊盘区域被限定在靠近半导体衬底的第一主表面的侧面上。在缓冲器区域中形成彼此接触的p型扩散层和n型柱层。p型扩散层和n型柱层被形成为缓冲器部的寄生电容，同时n型柱层电耦合到漏极。在Y轴方向上延伸的p型扩散层是缓冲器部的电阻并且电耦合到源极。

公开(公告)号：CN107068759A

公开(公告)日：2017-08-18

申请号：CN201710049202.9

申请日：2017-01-20

Applicant: 瑞萨电子株式会社

Inventor： 长濑仙一郎 ,  可知刚 ,  星野义典

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L29/7811 ,  H01L21/26513 ,  H01L21/26586 ,  H01L29/0634 ,  H01L29/1095 ,  H01L29/401 ,  H01L29/404 ,  H01L29/407 ,  H01L29/408 ,  H01L29/66734 ,  H01L29/7813 ,  H01L29/7802

Abstract: 本发明涉及一种半导体器件及其制造方法。提供了配备有具有改善的耐压并且能够减小绝缘栅场效应晶体管部分截止时的浪涌电压的缓冲器部分的半导体器件。缓冲器半导体区中的第一导电类型杂质的浓度大于漂移层中的第一导电类型杂质的浓度。缓冲器绝缘膜的在缓冲器半导体区和缓冲器电极之间的厚度大于栅绝缘膜的在栅电极和体区之间的厚度。

公开(公告)号：CN109728073B

公开(公告)日：2023-11-17

申请号：CN201811266348.X

申请日：2018-10-29

Applicant: 瑞萨电子株式会社

Inventor： 吉田芳规 ,  可知刚

IPC: H01L29/06 ,  H01L29/78 ,  H01L29/423 ,  H01L21/336

Abstract: 提供一种半导体器件和制造半导体器件的方法，该半导体器件包括根据半导体器件的使用所期待的缓冲器部。具有缓冲器部的缓冲器区域被限定在栅极焊盘区域中，该栅极焊盘区域被限定在靠近半导体衬底的第一主表面的侧面上。在缓冲器区域中形成彼此接触的p型扩散层和n型柱层。p型扩散层和n型柱层被形成为缓冲器部的寄生电容，同时n型柱层电耦合到漏极。在Y轴方向上延伸的p型扩散层是缓冲器部的电阻并且电耦合到源极。