公开(公告)号：CN101866686B

公开(公告)日：2012-06-27

申请号：CN201010166777.7

申请日：2005-06-24

Applicant: 瑞萨电子株式会社

Inventor： 前田德章 ,  篠崎义弘 ,  山冈雅直 ,  岛崎靖久 ,  礒田正典 ,  新居浩二

IPC: G11C11/413

CPC classification number: G11C11/412 ,  G11C5/063 ,  G11C5/14 ,  G11C11/419 ,  H01L27/11 ,  H01L27/1104

Abstract: 本发明提供一种设有SRAM的半导体集成电路器件，它以低供给电压满足SNM和写余量的需求。该半导体集成电路器件包括：对应多个字线和多个互补位线设置的多个静态存储单元；多个存储单元电源线，每个存储单元电源线向连接到多个互补位线的每个的多个存储单元的每个供给工作电压；由电阻单元构成的多个电源电路，每个电源电路向每个存储单元电源线供给电源电压；和向互补位线供给对应电源电压的预充电电压的预充电电路，其中存储单元电源线构成为具有耦合电容，由此在相应互补位线上传输写信号。

公开(公告)号：CN107275327A

公开(公告)日：2017-10-20

申请号：CN201710312760.X

申请日：2012-07-25

Applicant: 瑞萨电子株式会社

Inventor： 森本薰夫 ,  前田德章 ,  岛崎靖久

IPC: H01L27/02 ,  H01L27/11 ,  G11C11/412

CPC classification number: H01L27/1116 ,  G06F17/5072 ,  G11C11/412 ,  H01L23/528 ,  H01L27/0207 ,  H01L27/0928 ,  H01L27/1104

Abstract: 公开了一种半导体器件。更具体地，公开了一种具有SRAM的半导体器件，包括：单块的第一有源区域，第一晶体管和第五晶体管布置在该第一有源区域中；与第一有源区域分离的第二有源区域，第二晶体管布置在该第二有源区域中；单块的第三有源区域，第三晶体管和第六晶体管布置在该第三有源区域中；以及与第三有源区域分离的第四有源区域，第四晶体管布置在该第四有源区域中。每个驱动晶体管被划分为第一晶体管和第二晶体管(或者第三晶体管和第四晶体管)，并且这些驱动晶体管布置在不同的有源区域之上。

公开(公告)号：CN102903719A

公开(公告)日：2013-01-30

申请号：CN201210265327.2

申请日：2012-07-25

Applicant: 瑞萨电子株式会社

Inventor： 森本薰夫 ,  前田德章 ,  岛崎靖久

IPC: H01L27/11 ,  G11C11/412

CPC classification number: H01L27/1116 ,  G06F17/5072 ,  G11C11/412 ,  H01L23/528 ,  H01L27/0207 ,  H01L27/0928 ,  H01L27/1104

Abstract: 公开了一种半导体器件。更具体地，公开了一种具有SRAM的半导体器件，包括：单块的第一有源区域，第一晶体管和第五晶体管布置在该第一有源区域中；与第一有源区域分离的第二有源区域，第二晶体管布置在该第二有源区域中；单块的第三有源区域，第三晶体管和第六晶体管布置在该第三有源区域中；以及与第三有源区域分离的第四有源区域，第四晶体管布置在该第四有源区域中。每个驱动晶体管被划分为第一晶体管和第二晶体管(或者第三晶体管和第四晶体管)，并且这些驱动晶体管布置在不同的有源区域之上。

公开(公告)号：CN107195629A

公开(公告)日：2017-09-22

申请号：CN201710312912.6

申请日：2012-07-25

Applicant: 瑞萨电子株式会社

Inventor： 森本薰夫 ,  前田德章 ,  岛崎靖久

IPC: H01L27/02 ,  H01L27/11 ,  G11C11/412

CPC classification number: H01L27/1116 ,  G06F17/5072 ,  G11C11/412 ,  H01L23/528 ,  H01L27/0207 ,  H01L27/0928 ,  H01L27/1104

Abstract: 公开了一种半导体器件。更具体地，公开了一种具有SRAM的半导体器件，包括：单块的第一有源区域，第一晶体管和第五晶体管布置在该第一有源区域中；与第一有源区域分离的第二有源区域，第二晶体管布置在该第二有源区域中；单块的第三有源区域，第三晶体管和第六晶体管布置在该第三有源区域中；以及与第三有源区域分离的第四有源区域，第四晶体管布置在该第四有源区域中。每个驱动晶体管被划分为第一晶体管和第二晶体管(或者第三晶体管和第四晶体管)，并且这些驱动晶体管布置在不同的有源区域之上。

公开(公告)号：CN107195629B

公开(公告)日：2021-05-04

申请号：CN201710312912.6

申请日：2012-07-25

Applicant: 瑞萨电子株式会社

Inventor： 森本薰夫 ,  前田德章 ,  岛崎靖久

IPC: H01L27/02 ,  H01L27/11 ,  G11C11/412

Abstract: 公开了一种半导体器件。更具体地，公开了一种具有SRAM的半导体器件，包括：单块的第一有源区域，第一晶体管和第五晶体管布置在该第一有源区域中；与第一有源区域分离的第二有源区域，第二晶体管布置在该第二有源区域中；单块的第三有源区域，第三晶体管和第六晶体管布置在该第三有源区域中；以及与第三有源区域分离的第四有源区域，第四晶体管布置在该第四有源区域中。每个驱动晶体管被划分为第一晶体管和第二晶体管(或者第三晶体管和第四晶体管)，并且这些驱动晶体管布置在不同的有源区域之上。

公开(公告)号：CN104952482A

公开(公告)日：2015-09-30

申请号：CN201510131835.5

申请日：2015-03-24

Applicant: 瑞萨电子株式会社

Inventor： 佐野聪明 ,  柴田健 ,  田中信二 ,  薮内诚 ,  前田德章

IPC: G11C11/413

Abstract: 本公开的各个实施例提供的半导体存储器件可以增加写入裕度并且抑制芯片面积的增加。该半导体存储器件包括：多个存储器单元，按矩阵布置；多个位线对，对应于存储器单元的每一列而布置；写入驱动器电路，其根据写入数据来将数据传输至所选列的位线对；以及写入辅助电路，其将在所选列的位线对中的在低电位侧上的位线驱动至负电压电平。该写入辅助电路包括：第一信号布线；第一驱动器电路，其根据控制信号来驱动第一信号布线；以及第二信号布线，其耦合至在低电位侧上的位线，并且基于与第一信号布线的接线间耦合电容、通过第一驱动器电路的驱动，来生成负电压。

公开(公告)号：CN101499474B

公开(公告)日：2012-07-18

申请号：CN200810183784.0

申请日：2008-12-18

Applicant: 瑞萨电子株式会社

Inventor： 前田德章

IPC: H01L27/088 ,  H01L27/092 ,  H01L23/522 ,  H03K19/20 ,  H03K19/0944

CPC classification number: H01L27/088 ,  G11C11/412 ,  H01L27/0207 ,  H01L27/092 ,  H01L27/1104

Abstract: 一种半导体器件，包括形成于半导体衬底上方并具有相同导电类型的第一MISFET和第二MISFET。该第一MISFET具有布置在该半导体衬底上方的第一栅极绝缘膜、布置在该第一栅极绝缘膜上方的第一栅电极、以及第一源极区和第一漏极区。该第二MISFET具有布置在该半导体衬底上方的第二栅极绝缘膜、布置在该第二栅极绝缘膜上方的第二栅电极、以及第二源极区和第二漏极区。该第一栅电极和第二栅电极电连接，该第一源极区和第二源极区电连接，以及该第一漏极区和第二漏极区电连接。相应地，该第一MISFET和第二MISFET并联连接。此外，该第一MISFET和第二MISFET的阈值电压不同。

公开(公告)号：CN107275327B

公开(公告)日：2021-08-24

申请号：CN201710312760.X

申请日：2012-07-25

Applicant: 瑞萨电子株式会社

Inventor： 森本薰夫 ,  前田德章 ,  岛崎靖久

IPC: H01L27/02 ,  H01L27/11 ,  G11C11/412

Abstract: 公开了一种半导体器件。更具体地，公开了一种具有SRAM的半导体器件，包括：单块的第一有源区域，第一晶体管和第五晶体管布置在该第一有源区域中；与第一有源区域分离的第二有源区域，第二晶体管布置在该第二有源区域中；单块的第三有源区域，第三晶体管和第六晶体管布置在该第三有源区域中；以及与第三有源区域分离的第四有源区域，第四晶体管布置在该第四有源区域中。每个驱动晶体管被划分为第一晶体管和第二晶体管(或者第三晶体管和第四晶体管)，并且这些驱动晶体管布置在不同的有源区域之上。

公开(公告)号：CN104952482B

公开(公告)日：2020-09-01

申请号：CN201510131835.5

申请日：2015-03-24

Applicant: 瑞萨电子株式会社

Inventor： 佐野聪明 ,  柴田健 ,  田中信二 ,  薮内诚 ,  前田德章

IPC: G11C11/413

Abstract: 本公开的各个实施例提供的半导体存储器件可以增加写入裕度并且抑制芯片面积的增加。该半导体存储器件包括：多个存储器单元，按矩阵布置；多个位线对，对应于存储器单元的每一列而布置；写入驱动器电路，其根据写入数据来将数据传输至所选列的位线对；以及写入辅助电路，其将在所选列的位线对中的在低电位侧上的位线驱动至负电压电平。该写入辅助电路包括：第一信号布线；第一驱动器电路，其根据控制信号来驱动第一信号布线；以及第二信号布线，其耦合至在低电位侧上的位线，并且基于与第一信号布线的接线间耦合电容、通过第一驱动器电路的驱动，来生成负电压。

公开(公告)号：CN102903719B

公开(公告)日：2017-05-31

申请号：CN201210265327.2

申请日：2012-07-25

Applicant: 瑞萨电子株式会社

Inventor： 森本薰夫 ,  前田德章 ,  岛崎靖久

IPC: H01L27/11 ,  G11C11/412

CPC classification number: H01L27/1116 ,  G06F17/5072 ,  G11C11/412 ,  H01L23/528 ,  H01L27/0207 ,  H01L27/0928 ,  H01L27/1104

Abstract: 公开了一种半导体器件。更具体地，公开了一种具有SRAM的半导体器件，包括：单块的第一有源区域，第一晶体管和第五晶体管布置在该第一有源区域中；与第一有源区域分离的第二有源区域，第二晶体管布置在该第二有源区域中；单块的第三有源区域，第三晶体管和第六晶体管布置在该第三有源区域中；以及与第三有源区域分离的第四有源区域，第四晶体管布置在该第四有源区域中。每个驱动晶体管被划分为第一晶体管和第二晶体管(或者第三晶体管和第四晶体管)，并且这些驱动晶体管布置在不同的有源区域之上。