公开(公告)号：CN108511410A

公开(公告)日：2018-09-07

申请号：CN201810158631.4

申请日：2018-02-26

Applicant: 瑞萨电子株式会社

Inventor： 萱岛祐治 ,  关口智久

IPC: H01L23/485 ,  H01L23/488

Abstract: 本发明涉及半导体装置，提高半导体装置的可靠性。在半导体基板上隔着层间绝缘膜形成与布线(M2a)，在该层间绝缘膜上以覆盖布线(M2a)的方式形成有层间绝缘膜(IL3)，在层间绝缘膜(IL3)上形成有焊盘(PD1)。在层间绝缘膜(IL3)上，形成有具有暴露焊盘(PD1)的开口部(OP3)的层叠膜(LM)，在包括从开口部(OP3)暴露的焊盘(PD1)之上在内的层叠膜(LM)上形成有焊盘(PD1)电连接的再布线(RW)。布线(M2a)的端部位于焊盘(PD1)与再布线(RW)的连接区域(CN)的下方。在布线(M2a)中形成有多个开口部(SL)，在俯视观察时，多个开口部(SL)的至少一部分与连接区域(CN)重叠。

公开(公告)号：CN117334724A

公开(公告)日：2024-01-02

申请号：CN202310759562.3

申请日：2023-06-26

Applicant: 瑞萨电子株式会社

Inventor： 中柴康隆 ,  波多俊幸 ,  柳川洋 ,  关口智久

IPC: H01L29/06 ,  H01L23/00 ,  H01L29/78 ,  H01L21/336 ,  H01L21/78

Abstract: 一种半导体器件包括芯片安装部分和经由导电粘合材料设置在芯片安装部分上的半导体芯片。这里，半导体芯片的平面形状是四边形。此外，在平面视图中，多个薄部分被分别形成在半导体芯片的多个拐角部分处。此外，被分别形成在半导体芯片的多个拐角部分处的多个薄部分彼此间隔开。此外，多个薄部分中的每个薄部分的厚度小于除多个薄部分之外半导体芯片的厚度。

公开(公告)号：CN207800597U

公开(公告)日：2018-08-31

申请号：CN201820270365.X

申请日：2018-02-26

Applicant: 瑞萨电子株式会社

Inventor： 萱岛祐治 ,  关口智久

IPC: H01L23/485 ,  H01L23/488

CPC classification number: H01L23/5283 ,  H01L23/5286 ,  H01L24/04 ,  H01L24/13 ,  H01L2224/0236 ,  H01L2224/02373 ,  H01L2224/02375 ,  H01L2224/02381 ,  H01L2224/0401 ,  H01L2224/13024 ,  H01L2924/3512

Abstract: 本公开涉及半导体装置，具有：半导体基板；第一布线；第二层间绝缘膜；第一焊盘；第一绝缘膜，具有第一开口部；第二布线；以及第二焊盘，其中，在俯视观察时，所述第一布线的至少一部分与所述第一焊盘重叠，所述第一布线的端部位于所述第一焊盘与所述第二布线的连接区域的下方，在所述第一布线中的第一区域形成有多个第二开口部，在俯视观察时，所述第一区域的至少一部分与所述连接区域重叠。本公开的一个实施例解决的一个问题是在形成焊盘后形成有再布线的半导体装置中提高可靠性。根据本公开的一个实施例的一个用途是能够提高半导体装置的可靠性。(ESM)同样的发明创造已同日申请发明专利