公开(公告)号：CN102569300B

公开(公告)日：2016-11-23

申请号：CN201110443482.4

申请日：2011-12-20

Applicant: 瑞萨电子株式会社

Inventor： 佐山弘和

IPC: H01L27/092 ,  H01L29/78 ,  H01L29/06 ,  H01L21/8238

CPC classification number: H01L21/823412 ,  H01L21/823418 ,  H01L21/823814 ,  H01L21/823857 ,  H01L21/823892 ,  H01L27/0922

Abstract: 本发明提供一种半导体器件及其制造方法，其不增加工序数、成本就形成了可靠性高的高耐压p沟道型晶体管。上述半导体器件包括：半导体衬底(SUB)，其具有主表面且在内部具有p型区域；p型阱区域(PLD)，其配置在p型区域(PSR)上且在主表面上，具有用于取出漏电极(DR)的第一p型杂质区域(PR)；n型阱区域(NWR)，其配置成在沿着主表面的方向上与p型阱区域(PLD)相接，具有用于取出源电极(SO)的第二p型杂质区域(PR)；栅电极(GE)，其在沿着主表面的方向上，配置在第一p型杂质区域(PR)与第二p型杂质区域(PR)之间；以及p型埋入沟道(PPR)，其配置在n型阱区域(NWR)上，沿着主表面延伸。上述n型阱区域(NWR)与述p型阱区域(PLD)的边界部配置在与栅电极(GE)的靠近第一p型杂质区域(PR)一侧的端部相比更靠近第一p型杂质区域(PR)的位置上。

公开(公告)号：CN102569300A

公开(公告)日：2012-07-11

申请号：CN201110443482.4

申请日：2011-12-20

Applicant: 瑞萨电子株式会社

Inventor： 佐山弘和

IPC: H01L27/092 ,  H01L29/78 ,  H01L29/06 ,  H01L21/8238

CPC classification number: H01L21/823412 ,  H01L21/823418 ,  H01L21/823814 ,  H01L21/823857 ,  H01L21/823892 ,  H01L27/0922

Abstract: 本发明提供一种半导体器件及其制造方法，其不增加工序数、成本就形成了可靠性高的高耐压p沟道型晶体管。上述半导体器件包括：半导体衬底(SUB)，其具有主表面且在内部具有p型区域；p型阱区域(PLD)，其配置在p型区域(PSR)上且在主表面上，具有用于取出漏电极(DR)的第一p型杂质区域(PR)；n型阱区域(NWR)，其配置成在沿着主表面的方向上与p型阱区域(PLD)相接，具有用于取出源电极(SO)的第二p型杂质区域(PR)；栅电极(GE)，其在沿着主表面的方向上，配置在第一p型杂质区域(PR)与第二p型杂质区域(PR)之间；以及p型埋入沟道(PPR)，其配置在n型阱区域(NWR)上，沿着主表面延伸。上述n型阱区域(NWR)与述p型阱区域(PLD)的边界部配置在与栅电极(GE)的靠近第一p型杂质区域(PR)一侧的端部相比更靠近第一p型杂质区域(PR)的位置上。

公开(公告)号：CN113257785A

公开(公告)日：2021-08-13

申请号：CN202110143305.8

申请日：2021-02-02

Applicant: 瑞萨电子株式会社

Inventor： 佐山弘和 ,  林文彦 ,  坂井淳二郎

IPC: H01L23/528 ,  H01L21/768

Abstract: 本公开涉及一种半导体器件以及制造半导体器件的方法。该半导体器件包括半导体衬底、半导体层、第一绝缘膜和导电膜。半导体层形成在半导体衬底上。到达半导体衬底的第一沟槽形成在半导体层内。第一绝缘膜形成在第一沟槽的内侧表面上使得半导体衬底的一部分在第一沟槽中露出。导电膜与半导体衬底电连接并且穿过第一绝缘膜形成在第一沟槽的内侧表面上。在平面图中，第一沟槽在第一沟槽的延伸方向上的第一长度，大于第一沟槽在垂直于延伸方向的宽度方向上的第二长度，并且等于或小于30μm。

公开(公告)号：CN103311246B

公开(公告)日：2018-08-10

申请号：CN201310074966.5

申请日：2013-03-11

Applicant: 瑞萨电子株式会社

Inventor： 佐山弘和

IPC: H01L27/088 ,  H01L29/78 ,  H01L29/06 ,  H01L21/8234 ,  H01L21/336

CPC classification number: H01L29/78 ,  H01L21/26513 ,  H01L21/823807 ,  H01L21/823814 ,  H01L27/0922 ,  H01L29/0692 ,  H01L29/1079 ,  H01L29/1083 ,  H01L29/1087 ,  H01L29/66477 ,  H01L29/66659 ,  H01L29/7835

Abstract: 提供一种具有高击穿电压并且实现对寄生双极晶体管的作用的抑制的半导体器件以及制造该器件的方法。半导体器件中所包括的高击穿电压p沟道型晶体管具有在半导体衬底中且在所述半导体衬底中的p型区域的主表面侧（上侧）布置的第一n型半导体层、以及在第一p型掺杂剂区域正下方布置为接触所述第一n型半导体层的局部n型掩埋区域。

公开(公告)号：CN115621276A

公开(公告)日：2023-01-17

申请号：CN202210718640.0

申请日：2022-06-23

Applicant: 瑞萨电子株式会社

Inventor： 五十岚孝行 ,  佐山弘和

IPC: H01L27/02 ,  H01L23/485 ,  H01L21/762 ,  H01L21/764

Abstract: 本发明涉及一种半导体器件，包括：在半导体衬底的上表面中形成的沟槽中的元件隔离；沟槽隔离，在所述元件隔离正下方的沟槽中包括空隙；以及具有Cu球的Cu线，被连接至所述半导体衬底上的焊盘。所述半导体器件具有在平面图中与所述Cu球的所述端部重叠的环状沟槽隔离布置禁止区域，并且所述沟槽隔离在平面图中与所述沟槽隔离布置禁止区域分离。

公开(公告)号：CN103378158B

公开(公告)日：2017-11-17

申请号：CN201310134392.6

申请日：2013-04-18

Applicant: 瑞萨电子株式会社

Inventor： 佐山弘和

IPC: H01L29/78 ,  H01L29/06

CPC classification number: H01L29/7816 ,  H01L21/823481 ,  H01L21/823814 ,  H01L21/823878 ,  H01L27/0922 ,  H01L29/0642 ,  H01L29/0653 ,  H01L29/0692 ,  H01L29/0847 ,  H01L29/1087 ,  H01L29/42368 ,  H01L29/4238 ,  H01L29/66659 ,  H01L29/7835

Abstract: 本发明提供了一种半导体装置，在该半导体装置中，能够抑制寄生双极晶体管的工作，并且能够在源极区和背栅区之间提供电位差。形成在半导体衬底上的耐高压晶体管包括：第一导电类型的阱区；作为源极区的第一杂质区；以及作为漏极区的第二杂质区。半导体装置还包括第三杂质区和隔离用栅极电极。在平面视图中，第三杂质区形成在一对第一杂质区之间，并且从该第三杂质区引出阱区的电位。隔离用栅极电极形成在第一杂质区和第三杂质区之间的主表面上。

公开(公告)号：CN103378158A

公开(公告)日：2013-10-30

申请号：CN201310134392.6

申请日：2013-04-18

Applicant: 瑞萨电子株式会社

Inventor： 佐山弘和

IPC: H01L29/78 ,  H01L29/06

CPC classification number: H01L29/7816 ,  H01L21/823481 ,  H01L21/823814 ,  H01L21/823878 ,  H01L27/0922 ,  H01L29/0642 ,  H01L29/0653 ,  H01L29/0692 ,  H01L29/0847 ,  H01L29/1087 ,  H01L29/42368 ,  H01L29/4238 ,  H01L29/66659 ,  H01L29/7835

Abstract: 本发明提供了一种半导体装置，在该半导体装置中，能够抑制寄生双极晶体管的工作，并且能够在源极区和背栅区之间提供电位差。形成在半导体衬底上的耐高压晶体管包括：第一导电类型的阱区；作为源极区的第一杂质区；以及作为漏极区的第二杂质区。半导体装置还包括第三杂质区和隔离用栅极电极。在平面视图中，第三杂质区形成在一对第一杂质区之间，并且从该第三杂质区引出阱区的电位。隔离用栅极电极形成在第一杂质区和第三杂质区之间的主表面上。

公开(公告)号：CN103311246A

公开(公告)日：2013-09-18

申请号：CN201310074966.5

申请日：2013-03-11

Applicant: 瑞萨电子株式会社

Inventor： 佐山弘和

IPC: H01L27/088 ,  H01L29/78 ,  H01L29/06 ,  H01L21/8234 ,  H01L21/336

CPC classification number: H01L29/78 ,  H01L21/26513 ,  H01L21/823807 ,  H01L21/823814 ,  H01L27/0922 ,  H01L29/0692 ,  H01L29/1079 ,  H01L29/1083 ,  H01L29/1087 ,  H01L29/66477 ,  H01L29/66659 ,  H01L29/7835

Abstract: 提供一种具有高击穿电压并且实现对寄生双极晶体管的作用的抑制的半导体器件以及制造该器件的方法。半导体器件中所包括的高击穿电压p沟道型晶体管具有在半导体衬底中且在所述半导体衬底中的p型区域的主表面侧（上侧）布置的第一n型半导体层、以及在第一p型掺杂剂区域正下方布置为接触所述第一n型半导体层的局部n型掩埋区域。