公开(公告)号：CN113257785A

公开(公告)日：2021-08-13

申请号：CN202110143305.8

申请日：2021-02-02

Applicant: 瑞萨电子株式会社

Inventor： 佐山弘和 ,  林文彦 ,  坂井淳二郎

IPC: H01L23/528 ,  H01L21/768

Abstract: 本公开涉及一种半导体器件以及制造半导体器件的方法。该半导体器件包括半导体衬底、半导体层、第一绝缘膜和导电膜。半导体层形成在半导体衬底上。到达半导体衬底的第一沟槽形成在半导体层内。第一绝缘膜形成在第一沟槽的内侧表面上使得半导体衬底的一部分在第一沟槽中露出。导电膜与半导体衬底电连接并且穿过第一绝缘膜形成在第一沟槽的内侧表面上。在平面图中，第一沟槽在第一沟槽的延伸方向上的第一长度，大于第一沟槽在垂直于延伸方向的宽度方向上的第二长度，并且等于或小于30μm。

公开(公告)号：CN101539720B

公开(公告)日：2013-07-10

申请号：CN200910003947.7

申请日：2009-01-23

Applicant: 瑞萨电子株式会社

Inventor： 南出步 ,  茂庭明美 ,  坂井淳二郎 ,  石桥学

IPC: G03F1/38

CPC classification number: G03F1/36 ,  Y10T29/41

Abstract: 本发明公开了一种光掩模、半导体器件制造系统和半导体器件制造方法，其即使在主特征随机设置的情况下也能够抑制聚焦深度的恶化。次特征由位于外部四边形内部的四边形次特征置换，该外部四边形包括原始次特征的最外部分作为其外围的一部分。置换后的次特征优选为方形，其侧边的长度根据相关联的外部四边形的长度确定。置换后的次特征的中心位置优选地与外部四边形的中心或者包括原始次特征的区域的重心相一致。