-
公开(公告)号：CN101552248A
公开(公告)日：2009-10-07
申请号：CN200910132909.1
申请日：2009-03-31
Applicant: 卡西欧计算机株式会社
IPC: H01L23/485 , H01L23/28 , H01L21/768
CPC classification number: H01L24/96 , H01L2224/13 , H01L2224/94 , H01L2924/01019 , H01L2924/14 , H01L2924/3512 , H01L2924/00 , H01L2224/03
Abstract: 本发明提供一种半导体装置及其制造方法。在硅基板(1)的上表面的除去周边部以外的区域上，设有由低介电常数膜(4)和布线(5)的层叠构造构成的低介电常数膜布线层叠构造部(3)。通过密封膜(15)覆盖低介电常数膜布线层叠构造部(3)的周侧面。由此，成为低介电常数膜(4)不易剥离的构造。这时，在硅基板(1)的下表面，为了保护该下表面不发生裂缝等，设有下层保护膜(18)。
-
公开(公告)号：CN1277309C
公开(公告)日：2006-09-27
申请号：CN03143047.3
申请日：2003-06-16
Applicant: 卡西欧计算机株式会社
CPC classification number: H01L24/97 , H01L23/3114 , H01L23/3128 , H01L23/49894 , H01L24/19 , H01L2224/0401 , H01L2224/04105 , H01L2224/12105 , H01L2224/13022 , H01L2224/20 , H01L2224/32225 , H01L2224/32245 , H01L2224/73267 , H01L2224/8203 , H01L2224/82039 , H01L2224/92244 , H01L2224/97 , H01L2924/01005 , H01L2924/01006 , H01L2924/01011 , H01L2924/01013 , H01L2924/01027 , H01L2924/01029 , H01L2924/0103 , H01L2924/01033 , H01L2924/01078 , H01L2924/09701 , H01L2924/12042 , H01L2924/14 , H01L2924/15174 , H01L2924/15311 , H01L2924/18162 , H01L2224/82 , H01L2224/83 , H01L2924/00
Abstract: 本发明提供一种半导体器件及其制造方法，在由铜形成的第2上层再布线(13)的除连接焊盘部以外的表面上，按照氧化铜层(14)、氧化亚铜层(15)顺序设置氧化铜层(14)和氧化亚铜层(15)。这样一来，与没有氧化铜层(14)和氧化亚铜层(15)的情况相比较，可以提高与铜形成的第2上层再布线(13)和聚酰亚胺和环氧树脂系树脂形成的密封膜(17)的密合性，可以提高耐湿性。
-
公开(公告)号：CN101752274A
公开(公告)日：2010-06-23
申请号：CN200910225179.X
申请日：2009-12-09
Applicant: 卡西欧计算机株式会社
CPC classification number: H01L21/561 , H01L21/6836 , H01L23/3114 , H01L23/3135 , H01L24/05 , H01L24/13 , H01L2224/0401 , H01L2924/14 , H01L2924/19041
Abstract: 一种半导体装置的制造方法。首先，在与切割道及其两侧相对应的部分的半导体晶片以及密封膜等上形成槽。在该状态下，由于槽的形成，半导体晶片被分离为各个硅基板。接着，在包括槽内的各硅基板(1)的底面上形成树脂保护膜。此时，半导体晶片被分离为各个硅基板，但在柱状电极以及密封膜的上面上经由粘接层粘贴有支承板，因此在树脂保护膜的形成时，能够使包括被分离各个的硅基板的整体难以弯曲。
-
公开(公告)号：CN101569010A
公开(公告)日：2009-10-28
申请号：CN200880000824.1
申请日：2008-05-30
Applicant: 卡西欧计算机株式会社
IPC: H01L23/31 , H01L23/485 , H01L23/525
CPC classification number: H01L24/12 , H01L23/3114 , H01L23/525 , H01L24/11 , H01L24/94 , H01L2224/05001 , H01L2224/05008 , H01L2224/05124 , H01L2224/05147 , H01L2224/05569 , H01L2224/1147 , H01L2224/13022 , H01L2224/131 , H01L2224/274 , H01L2924/00013 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01019 , H01L2924/01022 , H01L2924/01029 , H01L2924/01033 , H01L2924/01078 , H01L2924/014 , H01L2924/12044 , H01L2924/14 , H01L2924/19043 , H01L2224/13099 , H01L2924/00014
Abstract: 一种半导体器件，包括其上除了其外围部分之外设置有结构部分(3)的半导体衬底(1)，还具有包括低介电性膜(4)和布线线路(5)的层叠结构，所述低介电性膜的相对介电常数为3.0或更低，其玻璃化温度为400℃或更高。在所述结构部分(3)上形成绝缘膜(9)。连接焊盘部分设置于所述绝缘膜(9)上并连接至所述层叠结构部分(3)的最上层布线线路(5)。凸块电极(13)设置于所述连接焊盘部分。由有机树脂制成的密封膜(14)设置于包围所述凸块电极(13)的绝缘膜(9)的一部分上。所述层叠结构部分(3)的侧表面被所述绝缘膜(9)和/或所述密封膜(14)覆盖。
-
公开(公告)号：CN101752273A
公开(公告)日：2010-06-23
申请号：CN200910225178.5
申请日：2009-12-09
Applicant: 卡西欧计算机株式会社
CPC classification number: H01L21/6836 , H01L21/568 , H01L21/78 , H01L23/3114 , H01L23/3135 , H01L24/03 , H01L24/05 , H01L24/11 , H01L24/13 , H01L24/19 , H01L24/94 , H01L2221/6834 , H01L2224/0401 , H01L2224/16 , H01L2224/18 , H01L2224/94 , H01L2924/01006 , H01L2924/01012 , H01L2924/01013 , H01L2924/01029 , H01L2924/01033 , H01L2924/01047 , H01L2924/09701 , H01L2924/14 , H01L2924/19041 , H01L2924/3511 , H01L2224/11 , H01L2224/03
Abstract: 本发明涉及用树脂保护膜覆盖着半导体衬底的底面及侧面的半导体器件的制造方法。首先，在与划片道及其两侧对应的部分的半导体晶片及密封膜等上形成槽。在此状态下，通过形成槽，半导体晶片被分离为各个硅衬底。接着，在包含槽内在内的各硅衬底的底面形成树脂保护膜。在此情况下，半导体晶片被分离为各个硅衬底，但是由于在柱状电极及密封膜的上表面间隔着粘接剂层粘贴了支撑板，所以能够使得在形成树脂保护膜时，包含分离的各个硅衬底的整体不易翘曲。
-
Patent Agency Ranking
公开(公告)号：CN100459125C
公开(公告)日：2009-02-04
申请号：CN200510075516.3
申请日：2005-06-02
Applicant: 卡西欧计算机株式会社 , CMK株式会社
CPC classification number: H01L23/3128 , H01L21/561 , H01L23/3114 , H01L23/5389 , H01L24/19 , H01L24/27 , H01L24/29 , H01L24/83 , H01L24/97 , H01L2224/0401 , H01L2224/04105 , H01L2224/1147 , H01L2224/12105 , H01L2224/20 , H01L2224/211 , H01L2224/274 , H01L2224/2919 , H01L2224/32225 , H01L2224/73267 , H01L2224/83191 , H01L2224/83856 , H01L2224/92 , H01L2224/92244 , H01L2224/97 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01015 , H01L2924/01029 , H01L2924/01033 , H01L2924/01074 , H01L2924/01078 , H01L2924/01082 , H01L2924/014 , H01L2924/0665 , H01L2924/07802 , H01L2924/09701 , H01L2924/10253 , H01L2924/12042 , H01L2924/14 , H01L2924/15311 , H01L2924/351 , H01L2224/83 , H01L2224/82 , H01L2924/00
Abstract: 本发明提供一种半导体器件，其特征在于：具备底部件(1)；至少一个半导体构成体(2)，设置在所述底部件(1)上，并且具有半导体衬底(4)和设置在该半导体衬底(4)的多个外部连接用电极(5、12)；设置在对应于所述半导体构成体(2)的周围的所述底部件(1)的区域上的绝缘层(15)；和紧贴力提高膜(14a、14b)，设置在所述半导体构成体(2)的周侧面与所述绝缘层(15)之间、对应于所述半导体构成体(2)的周围的所述底部件(1)的区域与所述绝缘层(15)之间的至少之一中。
-
公开(公告)号：CN101443905B
公开(公告)日：2011-10-05
申请号：CN200680054650.8
申请日：2006-12-11
Applicant: 卡西欧计算机株式会社
IPC: H01L23/485
CPC classification number: H01L23/525 , H01L21/561 , H01L23/3114 , H01L23/5329 , H01L24/02 , H01L24/11 , H01L24/12 , H01L24/94 , H01L2224/0231 , H01L2224/0233 , H01L2224/02331 , H01L2224/0401 , H01L2224/12105 , H01L2224/13099 , H01L2224/16 , H01L2224/274 , H01L2924/01006 , H01L2924/01013 , H01L2924/01015 , H01L2924/01019 , H01L2924/01022 , H01L2924/01029 , H01L2924/01033 , H01L2924/01047 , H01L2924/01078 , H01L2924/01079 , H01L2924/014 , H01L2924/14 , H01L2924/18301 , H01L2924/30105
Abstract: 一种半导体器件，包括半导体衬底和设置于半导体衬底上除其外围部分之外的区域中的低介电性膜布线线路层压结构部分。每个层压结构部分具有低介电性膜和多个布线线路的层压结构。在层压结构部分的上侧上设置绝缘膜。在绝缘膜上设置用于电极的连接焊盘部分，其待电连接到层压结构部分的最上层布线线路的连接焊盘部分。在用于电极的连接焊盘部分上设置用于外部连接的凸块电极。在绝缘膜上以及半导体衬底的外围部分上设置密封膜。层压结构部分的侧表面被绝缘膜或密封膜覆盖。
-
公开(公告)号：CN102176433A
公开(公告)日：2011-09-07
申请号：CN201110083231.X
申请日：2006-12-11
Applicant: 卡西欧计算机株式会社
IPC: H01L23/00 , H01L23/31 , H01L23/525 , H01L21/56
CPC classification number: H01L23/525 , H01L21/561 , H01L23/3114 , H01L23/5329 , H01L24/02 , H01L24/11 , H01L24/12 , H01L24/94 , H01L2224/0231 , H01L2224/0233 , H01L2224/02331 , H01L2224/0401 , H01L2224/12105 , H01L2224/13099 , H01L2224/16 , H01L2224/274 , H01L2924/01006 , H01L2924/01013 , H01L2924/01015 , H01L2924/01019 , H01L2924/01022 , H01L2924/01029 , H01L2924/01033 , H01L2924/01047 , H01L2924/01078 , H01L2924/01079 , H01L2924/014 , H01L2924/14 , H01L2924/18301 , H01L2924/30105
Abstract: 一种半导体器件，包括半导体衬底和设置于半导体衬底上除其外围部分之外的区域中的低介电性膜布线线路层压结构部分。每个层压结构部分具有低介电性膜和多个布线线路的层压结构。在层压结构部分的上侧上设置绝缘膜。在绝缘膜上设置用于电极的连接焊盘部分，其待电连接到层压结构部分的最上层布线线路的连接焊盘部分。在用于电极的连接焊盘部分上设置用于外部连接的凸块电极。在绝缘膜上以及半导体衬底的外围部分上设置密封膜。层压结构部分的侧表面被绝缘膜或密封膜覆盖。
-
公开(公告)号：CN101569010B
公开(公告)日：2011-04-27
申请号：CN200880000824.1
申请日：2008-05-30
Applicant: 卡西欧计算机株式会社
IPC: H01L23/31 , H01L23/485 , H01L23/525
CPC classification number: H01L24/12 , H01L23/3114 , H01L23/525 , H01L24/11 , H01L24/94 , H01L2224/05001 , H01L2224/05008 , H01L2224/05124 , H01L2224/05147 , H01L2224/05569 , H01L2224/1147 , H01L2224/13022 , H01L2224/131 , H01L2224/274 , H01L2924/00013 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01019 , H01L2924/01022 , H01L2924/01029 , H01L2924/01033 , H01L2924/01078 , H01L2924/014 , H01L2924/12044 , H01L2924/14 , H01L2924/19043 , H01L2224/13099 , H01L2924/00014
Abstract: 一种半导体器件，包括其上除了其外围部分之外设置有结构部分(3)的半导体衬底(1)，还具有包括低介电性膜(4)和布线线路(5)的层叠结构，所述低介电性膜的相对介电常数为3.0或更低，其玻璃化温度为400℃或更高。在所述结构部分(3)上形成绝缘膜(9)。连接焊盘部分设置于所述绝缘膜(9)上并连接至所述层叠结构部分(3)的最上层布线线路(5)。凸块电极(13)设置于所述连接焊盘部分。由有机树脂制成的密封膜(14)设置于包围所述凸块电极(13)的绝缘膜(9)的一部分上。所述层叠结构部分(3)的侧表面被所述绝缘膜(9)和/或所述密封膜(14)覆盖。
-
公开(公告)号：CN101752272A
公开(公告)日：2010-06-23
申请号：CN200910225177.0
申请日：2009-12-09
Applicant: 卡西欧计算机株式会社
CPC classification number: H01L21/561 , H01L21/568 , H01L23/3114 , H01L23/525 , H01L24/13 , H01L2224/05001 , H01L2224/05008 , H01L2224/05022 , H01L2224/05024 , H01L2224/05124 , H01L2224/05147 , H01L2224/05569 , H01L2224/16 , H01L2924/14 , H01L2924/19041 , H01L2924/00014
Abstract: 本发明涉及通过树脂保护膜将半导体衬底的底面及侧面覆盖的半导体器件的制造方法。首先，在与划片道及其两侧相对应的部分的半导体晶片及密封膜等中形成槽。在该状态下，通过槽的形成，半导体晶片被分离成各个硅衬底。接着，在包含槽内的各硅衬底(1)的底面形成树脂保护膜。此时，半导体晶片被分离成各个硅衬底，但因为在柱状电极及密封膜的上表面间隔着粘接层等粘贴支撑板，所以可以在形成树脂保护膜时，使包含被各个分离的硅衬底的整体难以翘曲。
-
-
-
-
-
-
-
-
-
Search Results
13
records
(took 0.027 seconds)
