-
Patent Agency Ranking
公开(公告)号：CN116052068A
公开(公告)日：2023-05-02
申请号：CN202211404970.9
申请日：2022-11-10
Applicant: 北京京航计算通讯研究所
IPC: G06V20/52 , G06V10/44 , G06V10/46 , G06V10/774 , G06V10/82 , G06N3/0464 , G06N3/045 , G06N3/08 , G06T7/80 , G06T5/00 , G06F17/16
Abstract: 本发明涉及一种基于卷积神经网络的密集柜开口位置检测方法和系统，方法包括以下步骤：获取不同开口状态下的密集柜俯视图，对于每一张密集柜俯视图，提取多个样本图像，获取每个样本图像中标注的密集柜开口处的边缘点，将样本图像和对应的边缘点构成训练数据集；构建轻量化卷积神经网络模型，基于所述训练数据集进行模型训练，得到训练好的密集柜开口位置检测模型；实时获取密集柜俯视图，从俯视图中提取多个待检测图像，将每个待检测图像输入所述密集柜开口位置检测模型得到每个待检测图像中密集柜开口处的边缘点；基于每个待检测图像中密集柜开口处的边缘点计算得到密集柜的开口位置。
-
公开(公告)号：CN115827409A
公开(公告)日：2023-03-21
申请号：CN202211510116.0
申请日：2022-11-29
Applicant: 北京京航计算通讯研究所
Abstract: 本发明涉及一种在线算法评估装置及方法，属于人工智能领域以及数字电子领域，解决了现有技术中不能准确分析算法在FPGA上运行时的功耗、算法加速效果以及同类型算法的预测精度的问题。装置包括主FPGA芯片和n个从FPGA芯片；其中n大于等于2；n个从FPGA芯片分别用于运行每一个待评估算法；主FPGA芯片包括信息采集模块，用于采集待评估算法在各从FPGA芯片上执行时的执行过程信息并进行封装；在线分析模块，用于对封装信息进行解析，根据解析后的数据，提取得到各待评估算法相应执行过程的数据，对各待评估算法进行算法能耗、算法效率、算法模型特性分析对比，得到最优算法。实现了对多个待评估算法进行多方位对比分析的目的。
-
公开(公告)号：CN112416855B
公开(公告)日：2021-06-15
申请号：CN202011311200.0
申请日：2020-11-20
Applicant: 北京京航计算通讯研究所
IPC: G06F15/78
Abstract: 本发明涉及一种基于树状片上网络的数据采集处理片上系统，属于片上网络技术领域，解决了现有的片上系统无法实现数据处理且采集数据的传输效率较低的问题。系统包括同步采集区，用于采集与片上系统连接的外部ADC模块输出的采集数据，并将采集数据输出至缓存管理区；缓存管理区至少一个缓存单元；数据处理区，用于根据第一计算处理队列对第二计算处理队列输出的数据进行相应处理；以及，根据第一输出队列将第二输出队列输出的数据输出至数据输出区；数据输出区，用于将数据处理区输出的数据输出至外部设备。实现了采集数据的处理、缓存和高效传输，利用计算处理队列和输出队列实现了各通道数据的处理及输出的灵活配置，具有较高的实用价值。
-
公开(公告)号：CN112416855A
公开(公告)日：2021-02-26
申请号：CN202011311200.0
申请日：2020-11-20
Applicant: 北京京航计算通讯研究所
IPC: G06F15/78
Abstract: 本发明涉及一种基于树状片上网络的数据采集处理片上系统，属于片上网络技术领域，解决了现有的片上系统无法实现数据处理且采集数据的传输效率较低的问题。系统包括同步采集区，用于采集与片上系统连接的外部ADC模块输出的采集数据，并将采集数据输出至缓存管理区；缓存管理区至少一个缓存单元；数据处理区，用于根据第一计算处理队列对第二计算处理队列输出的数据进行相应处理；以及，根据第一输出队列将第二输出队列输出的数据输出至数据输出区；数据输出区，用于将数据处理区输出的数据输出至外部设备。实现了采集数据的处理、缓存和高效传输，利用计算处理队列和输出队列实现了各通道数据的处理及输出的灵活配置，具有较高的实用价值。
-
公开(公告)号：CN115827409B
公开(公告)日：2024-09-03
申请号：CN202211510116.0
申请日：2022-11-29
Applicant: 北京京航计算通讯研究所
Abstract: 本发明涉及一种在线算法评估装置及方法，属于人工智能领域以及数字电子领域，解决了现有技术中不能准确分析算法在FPGA上运行时的功耗、算法加速效果以及同类型算法的预测精度的问题。装置包括主FPGA芯片和n个从FPGA芯片；其中n大于等于2；n个从FPGA芯片分别用于运行每一个待评估算法；主FPGA芯片包括信息采集模块，用于采集待评估算法在各从FPGA芯片上执行时的执行过程信息并进行封装；在线分析模块，用于对封装信息进行解析，根据解析后的数据，提取得到各待评估算法相应执行过程的数据，对各待评估算法进行算法能耗、算法效率、算法模型特性分析对比，得到最优算法。实现了对多个待评估算法进行多方位对比分析的目的。
-
-
-
-
Search Results
5
records
(took 0.032 seconds)
