公开(公告)号：CN119725295A

公开(公告)日：2025-03-28

申请号：CN202411172311.6

申请日：2024-08-26

Applicant: 三星电子株式会社

Inventor： 韩平和 ,  金多禧 ,  金凤守 ,  金超妃

IPC: H01L23/498 ,  H01L23/538

Abstract: 一种半导体封装件包括：第一布线结构；延伸结构，所述延伸结构设置在所述第一布线结构上，包括延伸基体层和多个通路结构，并且具有穿过所述延伸基体层的安装空间，其中，所述多个通路结构包括多个通路连接图案；半导体芯片，所述半导体芯片设置在所述安装空间中并且电连接到所述第一布线结构；填充绝缘层，所述填充绝缘层填充所述安装空间；以及第二布线结构，所述第二布线结构设置在所述延伸结构和所述填充绝缘层上并且电连接到所述第一布线结构。所述多个通路连接图案当中的最下面的通路连接图案包括多个第一下连接焊盘，并且所述延伸基体层包括分别穿过所述多个第一下连接焊盘的基体坝。

公开(公告)号：CN119542310A

公开(公告)日：2025-02-28

申请号：CN202411129186.0

申请日：2024-08-16

Applicant: 三星电子株式会社

Inventor： 李在彦 ,  康东元 ,  金多禧 ,  宋昌衍 ,  李晟旭

IPC: H01L23/498 ,  H01L21/48 ,  H01L23/485 ,  H01L23/482 ,  H01L21/60

Abstract: 提供了一种半导体封装，包括：下封装衬底，包括下绝缘层；第一半导体器件，安装在下封装衬底上；核心层，在下封装衬底上，以与第一半导体器件横向间隔开；包封材料，围绕第一半导体器件并且覆盖核心层的上部；上封装衬底，设置在包封材料上，上封装衬底包括第一上重分布层和第二上重分布层；其中，第一上重分布图案的第一精细图案的第一线宽和第一线间距分别大于或等于第二上重分布图案的第二精细图案的对应的第二线宽和对应的第二线间距。

公开(公告)号：CN119890181A

公开(公告)日：2025-04-25

申请号：CN202411399048.4

申请日：2024-10-09

Applicant: 三星电子株式会社

Inventor： 李泰勋 ,  金多禧 ,  崔圭振

IPC: H01L23/538 ,  H01L23/367

Abstract: 一种半导体封装件包括：再分布结构，所述再分布结构包括第一表面和第二表面；以及半导体芯片，所述半导体芯片位于所述再分布结构的第一表面上。所述再分布结构包括：多条第一导电线，所述多条第一导电线具有第一信号线；以及多条第二导电线，所述多条第二导电线处于与所述多条第一导电线不同的垂直高度。所述多条第二导电线包括与所述第一信号线电绝缘的接地线。所述接地线包括：开口，所述开口在与所述第一信号线垂直交叠的位置处延伸通过所述接地线；以及通风孔，所述通风孔与所述开口的第一端部连通。所述开口的所述第一端部在第一水平方向上具有第一宽度。所述通风孔在所述第一水平方向上具有小于所述第一宽度的第二宽度。

公开(公告)号：CN107785333B

公开(公告)日：2020-08-04

申请号：CN201710059796.1

申请日：2017-01-24

Applicant: 三星电子株式会社

Inventor： 金多禧 ,  高永宽

IPC: H01L23/31

Abstract: 本发明提供一种扇出型半导体封装件，所述扇出型半导体封装件包括：第一连接构件，具有通孔；半导体芯片，设置在通孔中，并具有有效表面和无效表面，所述有效表面上设置有连接焊盘，所述无效表面与有效表面背对；包封件，包封第一连接构件和半导体芯片的无效表面的至少一部分；第二连接构件，设置在第一连接构件和半导体芯片的有效表面上；树脂层，设置在包封件上；背重新分布层，嵌在包封件中，使得背重新分布层的一个表面通过包封件暴露，其中，树脂层覆盖背重新分布层的所述暴露的一个表面的至少一部分，且背重新分布层通过形成在贯穿树脂层和包封件的第一开口中的连接构件电连接到第一连接构件的重新分布层。

公开(公告)号：CN117637667A

公开(公告)日：2024-03-01

申请号：CN202310645288.7

申请日：2023-06-01

Applicant: 三星电子株式会社

Inventor： 庆瑞恩 ,  金炳镐 ,  金永培 ,  金弘源 ,  李硕远 ,  李在彦 ,  金多禧

IPC: H01L23/498

Abstract: 提供了一种半导体封装件。所述半导体封装件可以包括：下再分布层，所述下再分布层包括下布线和下通路；嵌入区域，所述嵌入区域位于所述下再分布层上；芯层，所述芯层位于所述下再分布层上并且包括芯通路；以及底凸块结构，所述底凸块结构包括底凸块焊盘和底凸块通路，所述底凸块焊盘位于所述下再分布层的下表面上，所述底凸块通路连接所述下布线和所述底凸块焊盘，在俯视图中，所述底凸块焊盘可以与所述底凸块通路、所述下通路和所述芯通路交叠，并且在所述俯视图中，所述底凸块通路可以与所述下通路和所述芯通路中的至少一者间隔开。

公开(公告)号：CN110875299B

公开(公告)日：2023-10-31

申请号：CN201910226894.9

申请日：2019-03-25

Applicant: 三星电子株式会社

Inventor： 崔朱伶 ,  李斗焕 ,  金多禧 ,  崔在薰 ,  金炳镐

IPC: H01L25/18 ,  H01L23/31 ,  H01L23/482 ,  H01L23/488 ,  H01L21/60 ,  H10B80/00

Abstract: 本公开提供一种半导体封装件，所述半导体封装件包括：连接构件，具有彼此相对的第一表面和第二表面并且包括位于第二表面上的第一重新分布层和位于与第一重新分布层的高度不同的高度上的至少一个第二重新分布层；半导体芯片，位于连接构件的第一表面上；钝化层，位于连接构件的第二表面上并且包括开口；UBM层，通过开口连接到第一重新分布层；以及电连接结构，位于UBM层上。钝化层和UBM层之间的界面具有第一凹凸表面，钝化层和第一重新分布层之间的界面具有第二凹凸表面，第二凹凸表面连接到所第一凹凸表面，并且第二凹凸表面的表面粗糙度大于第二重新分布层的表面粗糙度。

公开(公告)号：CN110875299A

公开(公告)日：2020-03-10

申请号：CN201910226894.9

申请日：2019-03-25

Applicant: 三星电子株式会社

Inventor： 崔朱伶 ,  李斗焕 ,  金多禧 ,  崔在薰 ,  金炳镐

IPC: H01L25/18 ,  H01L23/31 ,  H01L23/482 ,  H01L23/488 ,  H01L21/60

Abstract: 本公开提供一种半导体封装件，所述半导体封装件包括：连接构件，具有彼此相对的第一表面和第二表面并且包括位于第二表面上的第一重新分布层和位于与第一重新分布层的高度不同的高度上的至少一个第二重新分布层；半导体芯片，位于连接构件的第一表面上；钝化层，位于连接构件的第二表面上并且包括开口；UBM层，通过开口连接到第一重新分布层；以及电连接结构，位于UBM层上。钝化层和UBM层之间的界面具有第一凹凸表面，钝化层和第一重新分布层之间的界面具有第二凹凸表面，第二凹凸表面连接到所第一凹凸表面，并且第二凹凸表面的表面粗糙度大于第二重新分布层的表面粗糙度。