公开(公告)号：CN119208261A

公开(公告)日：2024-12-27

申请号：CN202410399988.7

申请日：2024-04-03

Applicant: 三星电子株式会社

Inventor： 赵汊济 ,  李在浚 ,  张喜英

IPC: H01L23/31 ,  H01L23/48 ,  H01L23/50 ,  H01L23/485 ,  H01L23/528 ,  H01L21/48

Abstract: 一种半导体封装件包括：下半导体芯片，其包括第一电路层；上半导体芯片，其设置在下半导体芯片上并包括第二电路层；以及互连层，其设置在下半导体芯片与上半导体芯片之间，互连层包括：多个焊盘，该多个焊盘至少包括从下半导体芯片或上半导体芯片偏移的第一焊盘；以及布线部分，其水平地延伸并将多个焊盘中的第一焊盘连接到多个焊盘中的设置在下半导体芯片与上半导体芯片之间的第二焊盘，其中，互连层的布线部分将第一电路层电连接到第二电路层。

公开(公告)号：CN107689359B

公开(公告)日：2024-02-06

申请号：CN201710397399.5

申请日：2017-05-31

Applicant: 三星电子株式会社

Inventor： 金知晃 ,  沈钟辅 ,  赵汊济 ,  李元一

IPC: H01L23/498 ,  H01L23/495 ,  H01L21/48 ,  H01L23/488 ,  H01L21/60

Abstract: 本发明提供了一种半导体封装件，其包括衬底、再布线层、多个半导体芯片堆叠结构以及第二半导体芯片。再布线层设置在衬底的上表面上。再布线层包括凹陷部。半导体芯片堆叠结构包括多个第一半导体芯片。第一半导体芯片设置在再布线层上。第一半导体芯片在水平方向上彼此隔开。第二半导体芯片设置在凹陷部中。第二半导体芯片构造为使多个半导体芯片堆叠结构中的每一个彼此电连接。

公开(公告)号：CN112366186B

公开(公告)日：2022-02-18

申请号：CN202011154389.7

申请日：2017-05-12

Applicant: 三星电子株式会社

Inventor： 徐善京 ,  赵汊济 ,  河秀贤

IPC: H01L23/31 ,  H01L23/498

Abstract: 一种半导体封装，包括：第一半导体芯片，包括第一贯通电极；多个第二半导体芯片，堆叠在第一半导体芯片的顶表面上，多个第二半导体芯片中的至少一个包括第二贯通电极；多个第一连接凸块，附接到第一半导体芯片的底表面，多个第一连接凸块中的每个包括第一柱结构和第一焊料层；以及多个第二连接凸块，在第一半导体芯片和最下面的第二半导体芯片之间以及在多个第二半导体芯片当中相邻的两个第二半导体芯片之间，多个第二连接凸块中的每个包括第二柱结构和第二焊料层，其中，第一柱结构包括第一柱层、扩散阻挡层和粘合层，以及第二柱结构包括第二柱层并且不包括与粘合层相对应的层。

公开(公告)号：CN107452695B

公开(公告)日：2021-04-06

申请号：CN201710333226.7

申请日：2017-05-12

Applicant: 三星电子株式会社

Inventor： 徐善京 ,  赵汊济 ,  河秀贤

IPC: H01L23/31 ,  H01L23/498

Abstract: 一种半导体封装包括：在其中提供贯通电极的第一半导体芯片；连接到第一半导体芯片的顶表面的第二半导体芯片；第一连接凸块，附接到第一半导体芯片的底表面并且包括第一柱结构和第一焊料层；以及第二连接凸块，位于第一半导体芯片和第二半导体芯片之间，配置为电连接第一半导体芯片和第二半导体芯片，并且包括第二柱结构和第二焊料层。

公开(公告)号：CN112366185A

公开(公告)日：2021-02-12

申请号：CN202011154388.2

申请日：2017-05-12

Applicant: 三星电子株式会社

Inventor： 徐善京 ,  赵汊济 ,  河秀贤

IPC: H01L23/31 ,  H01L23/498

Abstract: 一种半导体封装，包括：第一半导体芯片，包括多个第一贯通电极；多个第一顶部接触焊盘，附接到第一半导体芯片的顶表面并且分别连接到多个第一贯通电极；多个第二半导体芯片，堆叠在第一半导体芯片的顶表面上，多个第二半导体芯片中的至少一个包括第二贯通电极；多个第一连接凸块，附接到第一半导体芯片的底表面，多个第一连接凸块中的每个包括第一柱结构和第一焊料层；以及多个第二连接凸块，位于第一半导体芯片和最下面的第二半导体芯片之间以及多个第二半导体芯片当中相邻的两个第二半导体芯片之间，多个第二连接凸块中的每个包括第二柱结构和第二焊料层。

公开(公告)号：CN104637901B

公开(公告)日：2018-09-18

申请号：CN201410638228.3

申请日：2014-11-06

Applicant: 三星电子株式会社

Inventor： 赵汊济 ,  赵泰济 ,  郑显秀

IPC: H01L23/485 ,  H01L27/146 ,  H01L21/768

Abstract: 本发明提供了一种具有贯通电极的半导体器件及其制造方法。所述半导体器件可包括：第一半导体芯片，其包括上面设有第一顶部焊盘的第一有源表面；第二半导体芯片，其包括上面设有第二顶部焊盘的第二有源表面和上面设有第二底部焊盘的第二无源表面，第二半导体芯片堆叠在第一半导体芯片上以使得第二有源表面面对第一有源表面；以及导电互连部分，其被配置为将第一半导体芯片电连接至第二半导体芯片，其中，导电互连部分包括：第一贯通电极，其穿通第二半导体芯片，并将第二底部焊盘电连接至第二顶部焊盘；以及第二贯通电极，其穿通第二半导体芯片，穿过第二顶部焊盘的水平面而不接触第二顶部焊盘，并将第二底部焊盘电连接至第一顶部焊盘。

公开(公告)号：CN119947124A

公开(公告)日：2025-05-06

申请号：CN202411220721.3

申请日：2024-09-02

Applicant: 三星电子株式会社

Inventor： 李学宣 ,  金导玄 ,  金永善 ,  金柱贤 ,  金孝恩 ,  徐善京 ,  赵汊济

IPC: H10B80/00 ,  H01L23/498 ,  H01L23/31

Abstract: 一种半导体芯片，包括：衬底；衬底上的多个上焊盘，该多个上焊盘包括第一组上焊盘和第二组上焊盘；缓冲层，覆盖第一组上焊盘的侧表面；以及绝缘层，在衬底上围绕第二组上焊盘的侧表面和缓冲层的侧表面，其中，缓冲层包括第一材料，该第一材料的第一杨氏模量小于多个上焊盘中的第二材料的第二杨氏模量。

公开(公告)号：CN118053839A

公开(公告)日：2024-05-17

申请号：CN202311247961.8

申请日：2023-09-25

Applicant: 三星电子株式会社

Inventor： 赵汊济 ,  金导玄 ,  吴昇龙

IPC: H01L23/498 ,  H01L25/16 ,  H01L23/31 ,  H01L23/48

Abstract: 公开了一种半导体封装，包括：衬底；第一半导体芯片，在衬底上并包括第一半导体芯片中的通孔和在第一半导体芯片的上部上的多个第一接合焊盘；第二半导体芯片，在第一半导体芯片上并包括在第二半导体芯片的下部上的多个第二接合焊盘；以及导电柱，在衬底的顶表面与第二半导体芯片的底表面之间并与第一半导体芯片横向间隔开。第一接合焊盘与第二接合焊盘接触。第二半导体芯片在第一方向上的宽度大于第一半导体芯片在第一方向上的宽度，所述第一方向与由衬底的底表面限定的平面平行。

公开(公告)号：CN110828447B

公开(公告)日：2024-03-08

申请号：CN201910730049.5

申请日：2019-08-08

Applicant: 三星电子株式会社

Inventor： 金孝恩 ,  金知晃 ,  杨志善 ,  延承勋 ,  赵汊济 ,  韩相旭

IPC: H01L25/18 ,  H01L23/31 ,  H01L21/56 ,  H01L21/60 ,  H01L23/488 ,  H01L23/482 ,  H10B80/00

公开(公告)号：CN107393834B

公开(公告)日：2023-07-18

申请号：CN201710324633.1

申请日：2017-05-10

Applicant: 三星电子株式会社

Inventor： 姜芸炳 ,  赵泰济 ,  李赫宰 ,  赵汊济

IPC: H01L21/50 ,  H01L23/00 ,  H01L23/31 ,  H01L23/48 ,  H01L21/027

Abstract: 一种制造内插器的方法包括：提供载体基板；在载体基板上形成单元再分布层，该单元再分布层包括导电通路插塞和导电再分布线；以及从单元再分布层去除载体基板。形成单元再分布层包括：形成包括第一通路孔图案的第一光敏图案层；在第一光敏图案层上形成第二光敏图案层，第二光敏图案层包括第二通路孔图案和再分布图案；用导电材料至少部分地填充第一通路孔图案、第二通路孔图案和再分布图案的内部；以及执行平坦化以使单元再分布层的顶表面变平。根据该方法，在导电结构下面没有底切发生并且在相邻的导电结构之间没有气泡，因而器件可靠性增强并且图案精确性被实现。