公开(公告)号：CN1172343A

公开(公告)日：1998-02-04

申请号：CN97111174.X

申请日：1997-05-14

Applicant: 三星电子株式会社

Inventor： 辛和叔 ,  池京求 ,  郑灿旭

IPC: H01L21/28 ,  H01L21/3065 ,  H01L21/308 ,  H01L21/71

CPC classification number: H01L21/32137 ,  H01L21/28061

Abstract: 这里提供一种能使侧壁侵蚀减到最低的制备多硅化物栅极的方法。按此法首先在一个半导体衬底上依先后次序制备一层栅绝缘膜,一层多晶硅膜,和一层硅化物膜。而在硅化物膜上制备一掩模层。随后用一种氯氧混合气蚀刻硅化物膜和多晶硅膜。此处氧气最好包含蚀刻气体总量的10%到30%。

公开(公告)号：CN100514578C

公开(公告)日：2009-07-15

申请号：CN200510074070.2

申请日：2005-05-30

Applicant: 三星电子株式会社

Inventor： 郑圣勋 ,  南炳允 ,  池京求

IPC: H01L21/336 ,  H01L21/8234 ,  H01L21/28

CPC classification number: H01L29/66621 ,  H01L21/823412 ,  H01L21/823437 ,  H01L27/10876

Abstract: 形成场效应晶体管的方法包括在其中具有多个沟槽隔离区的半导体衬底上形成第一电绝缘层的步骤，该多个沟槽隔离区在其间限定有源区。然后构图第一电绝缘层，以在其中限定相对有源区延伸的多个第一开口。然后通过用电绝缘栓塞填充该多个第一开口，形成在其中具有多个第二开口的沟槽掩模，然后使用电绝缘栓塞作为刻蚀掩模，刻蚀已构图的第一电绝缘层。然后通过使用沟槽掩模作为刻蚀掩模刻蚀半导体衬底，在有源区形成多个沟槽。然后形成延伸到多个沟槽中的多个绝缘栅电极。

公开(公告)号：CN1203442A

公开(公告)日：1998-12-30

申请号：CN98114842.5

申请日：1998-06-15

Applicant: 三星电子株式会社

Inventor： 申暻燮 ,  池京求

IPC: H01L21/3065

Abstract: 本发明涉及一种利用具有开口的光刻胶图形干法腐蚀半导体衬底或形成于半导体衬底的层的工艺和设备,所述工艺包括:在腐蚀室中两电极之一上加RF功率源,在腐蚀室中形成等离子体;在腐蚀室中两电极的另一个上加RF偏置功率,其中两电极的另一个支撑半导体衬底;及启动将周期性地开/关的RF功率源和RF偏置功率源,使两者间具有相位差;光刻胶图形开口的两侧壁上部边缘部分未被腐蚀,同时此上部边缘上形成了聚合物,从而得到与开口相应的腐蚀部分的临界尺寸。

公开(公告)号：CN100541718C

公开(公告)日：2009-09-16

申请号：CN200510079521.1

申请日：2005-06-22

Applicant: 三星电子株式会社

Inventor： 裵根熙 ,  池京求 ,  姜昌珍 ,  李哲圭

IPC: H01L21/027 ,  H01L21/00

CPC classification number: H01L21/0331 ,  H01L21/0332 ,  H01L21/76897

Abstract: 提供一种使用硅化锗牺牲层形成半导体器件的精细图形的方法以及使用该方法形成自对准接触的方法。形成半导体器件的自对准接触的方法包括在衬底上形成具有导电材料层、硬掩模层以及侧壁隔片的导电线结构，以及在衬底的整个表面上形成硅化锗(Si1-xGex)牺牲层，具有等于或高于至少导电线结构的高度的高度。然后，在牺牲层上形成用于限定接触孔的光刻胶图形，以及干法刻蚀牺牲层，由此形成用于露出衬底的接触孔。使用多晶硅形成用于填充接触孔的大量接触，以及剩余的牺牲层被湿法刻蚀。然后，用氧化硅填充除去了牺牲层的区域，由此形成第一层间绝缘层。

公开(公告)号：CN100472759C

公开(公告)日：2009-03-25

申请号：CN200510088547.2

申请日：2005-08-04

Applicant: 三星电子株式会社

Inventor： 郑丞弼 ,  朴钟浩 ,  池京求 ,  金东贤

IPC: H01L21/8247 ,  H01L27/115

CPC classification number: H01L27/11521 ,  H01L27/115

Abstract: 一种非易失性存储器器件包括半导体衬底、器件隔离膜、隧道绝缘膜、多个浮置栅、栅间绝缘膜、和控制栅图案。在其间限定有源区的衬底中形成沟槽。器件隔离膜在衬底内的沟槽中。隧道绝缘膜在衬底的有源区上。多个浮置栅每个都在衬底的有源区上方的隧道绝缘膜上。栅间绝缘膜横跨浮置栅和器件隔离膜延伸。控制栅图案在栅间绝缘膜上并横跨浮置栅延伸。沟槽中的器件隔离膜的中部具有凹陷在沟槽中的器件隔离膜的周围区域的上主表面下面的上主表面。器件隔离膜凹陷中部的边缘与浮置栅的相邻的一个的侧壁排成直线。

公开(公告)号：CN1187796C

公开(公告)日：2005-02-02

申请号：CN01139609.1

申请日：2001-11-23

Applicant: 三星电子株式会社

Inventor： 郑丞弼 ,  池京求 ,  金智秀 ,  秋昌雄 ,  徐相勋

IPC: H01L21/30 ,  H01L21/768

CPC classification number: H01L21/02063 ,  H01L21/31138 ,  H01L21/76802 ,  H01L21/76814 ,  H01L21/76897

Abstract: 半导体器件的接触的制造方法包含一系列的预处理工艺，每个工艺都在等离子预处理舱中进行。半导体衬底具有形成在包含硅的材料的下层上的中间层。接触孔形成在中间层中以便露出下层的表面。接着，将半导体衬底装载到等离子预处理舱中。在预处理舱中通过灰化除去光致抗蚀剂图形。然后在等离子舱中除去由接触孔露出的表面处的损坏层。接着，在等离子预处理舱中预清洁该半导体衬底。然后在真空中将该半导体衬底传送到淀积舱。在这里，在该衬底上形成填充接触孔的上层。

公开(公告)号：CN1128466C

公开(公告)日：2003-11-19

申请号：CN97111174.X

申请日：1997-05-14

Applicant: 三星电子株式会社

Inventor： 辛和叔 ,  池京求 ,  郑灿旭

IPC: H01L21/3213 ,  H01L21/3065 ,  H01L21/308 ,  H01L21/71

CPC classification number: H01L21/32137 ,  H01L21/28061

Abstract: 这里提供一种能使侧壁侵蚀减到最低的制备多硅化物栅极的方法。按此法首先在一个半导体衬底上依先后次序制备一层栅绝缘膜，一层多晶硅膜，和一层硅化物膜。而在硅化物膜上制备一掩模层。随后用一种氯氧混合气蚀刻硅化物膜和多晶硅膜。此处氧气最好包含蚀刻气体总量的10%到30%。

公开(公告)号：CN1356719A

公开(公告)日：2002-07-03

申请号：CN01139609.1

申请日：2001-11-23

Applicant: 三星电子株式会社

Inventor： 郑丞弼 ,  池京求 ,  金智秀 ,  秋昌雄 ,  徐相勋

IPC: H01L21/30 ,  H01L21/768

CPC classification number: H01L21/02063 ,  H01L21/31138 ,  H01L21/76802 ,  H01L21/76814 ,  H01L21/76897

Abstract: 半导体器件的接触的制造方法包含一系列的预处理工艺,每个工艺都在等离子体预处理舱中进行。半导体衬底具有形成在包含硅的材料的下层上的中间层。接触孔形成在中间层中以便露出下层的表面。接着,将半导体衬底装载到等离子体预处理舱中。在预处理舱中通过灰化除去光致抗蚀剂图形。然后在等离子体舱中除去由接触孔露出的表面处的损坏层。接着,在等离子体预处理舱中预清洁该半导体衬底。然后在真空中将该半导体衬底传送到淀积舱。在这里,在该衬底上形成填充接触孔的上层。

公开(公告)号：CN1855446A

公开(公告)日：2006-11-01

申请号：CN200610077306.2

申请日：2006-04-26

Applicant: 三星电子株式会社

Inventor： 韩政男 ,  金东灿 ,  姜昌珍 ,  池京求 ,  沈雨宽 ,  李晓山 ,  洪昌基 ,  崔相俊

IPC: H01L21/8247 ,  H01L21/336 ,  H01L21/28

CPC classification number: H01L27/11526 ,  H01L27/105 ,  H01L27/11543

Abstract: 提供一种具有U－形浮栅的快闪存储器的制造方法。该方法包括形成被间隙隔开的相邻隔离层以及在该间隙中形成隧道氧化物层。在隧道氧化物层上形成导电层至不填充间隙的厚度之后，在导电层上形成抛光牺牲层。隔离层上的牺牲层和导电层被除去，由此形成在间隙中自对准的U－形浮栅，以及同时在浮栅内部内形成牺牲层图形。然后凹陷选择的隔离层，以露出浮栅的侧壁。然后从浮栅除去牺牲层图形，以露出浮栅的上表面。

公开(公告)号：CN1758429A

公开(公告)日：2006-04-12

申请号：CN200510088547.2

申请日：2005-08-04

Applicant: 三星电子株式会社

Inventor： 郑丞弼 ,  朴钟浩 ,  池京求 ,  金东贤

IPC: H01L21/8247 ,  H01L27/115

CPC classification number: H01L27/11521 ,  H01L27/115

Abstract: 一种非易失性存储器器件包括半导体衬底、器件隔离膜、隧道绝缘膜、多个浮置栅、栅间绝缘膜、和控制栅图案。在其间限定有源区的衬底中形成沟槽。器件隔离膜在衬底内的沟槽中。隧道绝缘膜在衬底的有源区上。多个浮置栅每个都在衬底的有源区上方的隧道绝缘膜上。栅间绝缘膜横跨浮置栅和器件隔离膜延伸。控制栅图案在栅间绝缘膜上并横跨浮置栅延伸。沟槽中的器件隔离膜的中部具有凹陷在沟槽中的器件隔离膜的周围区域的上主表面下面的上主表面。器件隔离膜凹陷中部的边缘与浮置栅的相邻的一个的侧壁排成直线。