-
-
公开(公告)号：CN102122656A
公开(公告)日：2011-07-13
申请号：CN201010521278.5
申请日：2010-10-22
Applicant: 三星电子株式会社
IPC: H01L27/02 , H01L29/06 , H01L29/78 , H01L27/10 , H01L27/108
CPC classification number: H01L27/10897 , H01L27/105 , H01L27/10823 , H01L27/10876 , H01L27/10894 , H01L29/0657 , H01L29/42356 , H01L29/66666 , H01L29/7827
Abstract: 本发明提供了一种竖直型集成电路器件和存储器件。该竖直型集成电路器件包括衬底以及从该衬底竖直地突出的柱。柱包括其中的下杂质区和上杂质区以及在两者之间的竖直沟道区。柱的其中包括下杂质区的部分包括从该柱横向地延伸的台面。器件还包括第一导电线和第二导电线，第一导电线在柱的第一侧壁上延伸并电接触下杂质区，第二导电线在柱的邻近竖直沟道区的第二侧壁上延伸。第二导电线在垂直于第一导电线的方向上延伸并与台面间隔开。还论述了相关器件及其制造方法。
-
公开(公告)号：CN1655365A
公开(公告)日：2005-08-17
申请号：CN200510008233.7
申请日：2005-02-06
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L27/108
CPC classification number: H01L29/785 , H01L29/4908 , H01L29/66795 , H01L29/7854
Abstract: 提供了一种鳍型场效应晶体管(fin FET)，其应用了负字线方案。鳍型FET的栅电极应用了掺有n+杂质的电极，并且不执行用于控制阈值电压的沟道掺杂，或者以低浓度执行沟道掺杂，由此显著改善了鳍型FET的特性。半导体衬底以第一导电类型形成，第一导电类型的鳍型有源区从所述半导体衬底的上表面突出并连接到所述半导体衬底。绝缘层形成在所述半导体衬底上，并且栅极绝缘层形成在所述鳍型有源区的上部和侧壁。栅电极形成在所述绝缘层和所述栅极绝缘层上。源极和漏极形成在所述栅电极两侧的鳍型有源区中。
-
公开(公告)号：CN102129980A
公开(公告)日：2011-07-20
申请号：CN201010614988.2
申请日：2010-12-30
Applicant: 三星电子株式会社
IPC: H01L21/28 , H01L21/336 , H01L29/423 , H01L29/78
Abstract: 本发明提供具有掩埋栅极电极的半导体器件及其形成方法。多晶半导体层形成在衬底的单元有源区和周边有源区上。在形成多晶半导体层之后，掩埋栅极电极形成在单元有源区中的衬底中且在多晶半导体层之下的层面。在形成掩埋栅极电极之后，栅极电极由多晶半导体层形成在周边有源区中的衬底上。
-
公开(公告)号：CN1658401A
公开(公告)日：2005-08-24
申请号：CN200510009531.8
申请日：2005-02-21
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L21/336 , H01L21/28
CPC classification number: H01L29/66666 , H01L21/823487 , H01L29/42384 , H01L29/4908 , H01L29/66742 , H01L29/78618 , H01L29/78642
Abstract: 公开了一种MOS晶体管，该MOS晶体管包括在垂直方向上从半导体衬底延伸的栅极结构。该栅极结构包括在垂直方向上从衬底延伸的栅电极，以及包围栅电极的绝缘层。沟道图形包围栅绝缘层，以及第一导电图形在垂直于沟道图形并平行于衬底的第一方向上从沟道图形的下部延伸。第二导电图形在垂直于沟道图形并平行于衬底的第二方向上从沟道图形的上部延伸。由此，根据第一和第二导电图形之间的距离，决定MOS晶体管的沟道长度，以及通过栅极结构的直径决定MOS晶体管的沟道宽度。
-
Patent Agency Ranking
公开(公告)号：CN118400997A
公开(公告)日：2024-07-26
申请号：CN202311259803.4
申请日：2023-09-27
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 一种半导体器件包括：衬底，所述衬底包括由器件隔离层限定的外围有源图案；栅极结构，所述栅极结构位于所述外围有源图案上；以及栅极间隔物，所述栅极间隔物覆盖所述栅极结构的侧表面的至少一部分。所述栅极结构包括绝缘图案结构和位于所述绝缘图案结构上的金属图案结构。所述绝缘图案结构包括在第一高度在与所述衬底的顶表面平行的第一方向上具有最大深度的凹陷。所述绝缘图案结构包括依次堆叠在所述衬底的所述顶表面上的第一栅极绝缘图案和高k电介质层。所述栅极间隔物包括插入在所述凹陷中的突起。
-
公开(公告)号：CN108493582A
公开(公告)日：2018-09-04
申请号：CN201810375017.3
申请日：2018-04-24
Applicant: 广州三星通信技术研究有限公司 , 三星电子株式会社
Abstract: 提供一种用于电子终端的天线系统以及具有该天线系统的电子终端，所述天线系统包括：至少两根天线；检测单元，分别检测所述至少两根天线中的每根天线的工作参数；控制单元，根据检测单元检测的所述每根天线的工作参数从所述至少两根天线中确定目标天线；切换单元，在控制单元的控制下将所述目标天线连接到通信电路模块。采用上述示例性实施例的用于电子终端的天线系统以及具有该天线系统的电子终端，能够增大电子终端的天线的辐射面积，满足不同用户的使用习惯。
-
公开(公告)号：CN100492604C
公开(公告)日：2009-05-27
申请号：CN200510065635.0
申请日：2005-02-08
Applicant: 三星电子株式会社
IPC: H01L21/336 , H01L21/8234 , H01L29/78 , H01L27/092
CPC classification number: H01L29/66772 , H01L29/42384 , H01L29/42392 , H01L29/785 , H01L29/7854 , H01L29/78603 , H01L29/78648
Abstract: 在一个实施例中，半导体器件包括半导体衬底，该半导体衬底具有下层和覆盖该下层的上层。布置和构造该上层，以形成彼此隔开且自该下层的上表面伸出的第一和第二有源区。桥形的第三有源区与该下层的上表面垂直地隔开且连接该第一和第二有源区。该器件还包括栅电极，该栅电极形成有围绕该第三有源区的栅绝缘层，使得该第三有源区用作沟道。
-
公开(公告)号：CN102122656B
公开(公告)日：2015-01-07
申请号：CN201010521278.5
申请日：2010-10-22
Applicant: 三星电子株式会社
IPC: H01L27/02 , H01L29/06 , H01L29/78 , H01L27/10 , H01L27/108
CPC classification number: H01L27/10897 , H01L27/105 , H01L27/10823 , H01L27/10876 , H01L27/10894 , H01L29/0657 , H01L29/42356 , H01L29/66666 , H01L29/7827
Abstract: 本发明提供了一种竖直型集成电路器件和存储器件。该竖直型集成电路器件包括衬底以及从该衬底竖直地突出的柱。柱包括其中的下杂质区和上杂质区以及在两者之间的竖直沟道区。柱的其中包括下杂质区的部分包括从该柱横向地延伸的台面。器件还包括第一导电线和第二导电线，第一导电线在柱的第一侧壁上延伸并电接触下杂质区，第二导电线在柱的邻近竖直沟道区的第二侧壁上延伸。第二导电线在垂直于第一导电线的方向上延伸并与台面间隔开。还论述了相关器件及其制造方法。
-
公开(公告)号：CN100470837C
公开(公告)日：2009-03-18
申请号：CN200510008233.7
申请日：2005-02-06
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L27/108
CPC classification number: H01L29/785 , H01L29/4908 , H01L29/66795 , H01L29/7854
Abstract: 提供了一种鳍型场效应晶体管(fin FET)，其应用了负字线方案。鳍型FET的栅电极应用了掺有n+杂质的电极，并且不执行用于控制阈值电压的沟道掺杂，或者以低浓度执行沟道掺杂，由此显著改善了鳍型FET的特性。半导体衬底以第一导电类型形成，第一导电类型的鳍型有源区从所述半导体衬底的上表面突出并连接到所述半导体衬底。绝缘层形成在所述半导体衬底上，并且栅极绝缘层形成在所述鳍型有源区的上部和侧壁。栅电极形成在所述绝缘层和所述栅极绝缘层上。源极和漏极形成在所述栅电极两侧的鳍型有源区中。
-
-
-
-
-
-
-
-
-
Search Results
13
records
(took 0.03 seconds)
