-
公开(公告)号：CN111179999B
公开(公告)日：2024-05-28
申请号：CN201910755942.3
申请日：2019-08-15
Applicant: 三星电子株式会社
Abstract: 本公开涉及半导体存储器件、存储系统和操作半导体存储器件的方法。半导体存储器件包括存储单元阵列和包括ECC引擎的接口电路。所述存储单元阵列包括正常单元区域和包括第一子奇偶校验区域和第二子奇偶校验区域的奇偶校验单元区域。所述接口电路接收主数据和包括外部奇偶校验位或数据掩码信号的子数据，基于所述数据掩码信号的掩码位生成标记信号，响应于操作模式和所述标记信号对所述主数据执行ECC编码操作，将所述主数据存储在所述正常单元区域中，响应于所述操作模式将所述外部奇偶校验位或所述标记信号存储在所述第二子奇偶校验区域中，响应于所述操作模式和所述标记信号，对从所述正常单元区域读取的所述主数据执行ECC解码操作。
-
公开(公告)号：CN117935875A
公开(公告)日：2024-04-26
申请号：CN202311156643.0
申请日：2023-09-06
Applicant: 三星电子株式会社
IPC: G11C11/406 , G11C11/408
Abstract: 公开了半导体存储器装置和包括其的存储器系统。所述半导体存储器装置包括：存储器单元阵列，具有在存储器单元阵列中的多个存储器单元行；以及行锤击管理(RHM)电路，包括锤击地址队列。RHM电路被配置为：(i)在参考时间间隔期间从外部的存储器控制器接收第一访问行地址，(ii)将从第一访问行地址随机选择的第一行地址和在选择第一行地址之后从存储器控制器连续接收的第二行地址作为候选锤击地址存储在锤击地址队列中，并且(iii)顺序地输出候选锤击地址作为锤击地址。刷新控制电路被设置以：接收锤击地址，并且对物理邻近于与锤击地址对应的存储器单元行的一个或多个牺牲存储器单元行执行锤击刷新操作。
-
公开(公告)号：CN116434796A
公开(公告)日：2023-07-14
申请号：CN202310012218.8
申请日：2023-01-05
Applicant: 三星电子株式会社
Abstract: 公开了一种存储器装置、一种存储器装置的操作方法和一种存储器模块。该存储器装置包括多个存储体和控制逻辑。控制逻辑接收多个列地址位和多个读命令。控制逻辑包括存储器中处理(PIM)地址生成器。在第一操作模式下，控制逻辑将多个列地址位发送至存储体。在第二操作模式下，当PIM地址生成器接收多个读命令中的第一读命令时，控制逻辑将基于多个列地址位中的除了一些列地址位之外的其余列地址位生成的第一PIM地址发送至存储体。
-
-
公开(公告)号：CN112837721A
公开(公告)日：2021-05-25
申请号：CN202011299253.5
申请日：2020-11-19
Applicant: 三星电子株式会社
Abstract: 本发明涉及存储器件和电子器件。该存储器件包括配置为从外部器件接收第一广播命令和第二广播命令的缓冲器管芯、以及堆叠在缓冲器管芯上的多个核心管芯。所述多个核心管芯包括：第一核心管芯，其包括第一处理电路、第一存储单元阵列、配置为解码第一广播命令的第一命令解码器以及配置为在第一命令解码器的控制下将第一存储单元阵列的数据输出到公共数据输入/输出总线的第一数据输入/输出电路；以及第二核心管芯，其包括第二处理电路、第二存储单元阵列、配置为解码第二广播命令的第二命令解码器以及配置为在第二命令解码器的控制下通过公共数据输入/输出总线接收第一存储单元阵列的数据的第二数据输入/输出电路。
-
Patent Agency Ranking
公开(公告)号：CN103295616B
公开(公告)日：2018-01-02
申请号：CN201310063157.4
申请日：2013-02-28
Applicant: 三星电子株式会社
Inventor： 孙教民
IPC: G11C7/10
CPC classification number: G11C7/1009 , G11C5/02 , G11C5/06 , G11C7/1006 , G11C7/1045 , G11C7/1096 , G11C7/12 , G11C7/22 , G11C11/1675 , G11C11/4085 , G11C11/4096 , G11C11/4097 , G11C2211/5647
Abstract: 一种半导体存储器件包括：在第一区域中的多个存储体；将输入数据信号向其输入的数据端子，所述数据端子在第二区域中；以及反转电路，其响应于指示所述输入数据信号是否已经反转的反转控制信号来反转或不反转输入数据信号，其中，对所述多个存储体的每一个布置至少一个反转电路。
-
公开(公告)号：CN119380791A
公开(公告)日：2025-01-28
申请号：CN202410926917.8
申请日：2024-07-11
Applicant: 三星电子株式会社
IPC: G11C29/42
Abstract: 公开了存储器模块和存储器模块的控制器的操作方法。示例基于CXL（计算快速链接）的存储器模块包括存储器装置和控制器。所述存储器装置包括多个易失性存储器单元，并且存储数据或读取存储的数据。控制器通过CXL接口与主机装置通信并且控制存储器装置。控制器包括：纠错码（ECC）电路，通过将基于里德‑所罗门编码生成的奇偶校验向量添加到从主机装置接收的数据来生成第一码字；错误注入电路，生成错误码元并且通过将错误码元注入到第一码字的至少一部分中来生成第二码字；以及存储器装置接口，控制存储器装置，使得被注入错误码元的第二码字被存储在存储器装置中。控制器确定被注入到第二码字中的错误码元的数量。
-
公开(公告)号：CN118409983A
公开(公告)日：2024-07-30
申请号：CN202311347552.5
申请日：2023-10-18
Applicant: 三星电子株式会社
IPC: G06F12/123
Abstract: 公开了一种存储器系统和用于管理高速缓存存储器的方法。所述存储器系统包括：至少一个高带宽存储器装置，被配置为根据访问命令存储数据或输出存储的数据；处理器，被配置为生成用于高带宽存储器装置的访问命令；以及逻辑裸片，在高带宽存储器装置上并且包括末级高速缓存，末级高速缓存将高速缓存功能提供给处理器。末级高速缓存被配置为：响应于通过处理器的高速缓存读取请求或高速缓存写入请求，当无效行和干净行在高速缓存未命中状态下不存在时，执行高速缓存旁路操作以直接访问高带宽存储器装置而无需高速缓存替换操作。
-
公开(公告)号：CN118335169A
公开(公告)日：2024-07-12
申请号：CN202311694517.0
申请日：2023-12-11
Applicant: 三星电子株式会社
Abstract: 提供了一种存储器件及其操作方法。所述存储器件包括：ECC电路，对输入数据执行ECC编码以生成写入数据；以及存储单元阵列，包括存储所述写入数据的多个存储单元。所述ECC电路包括：数据拆分器，将所述输入数据拆分成第一子数据和第二子数据；第一ECC编码器，对所述第一子数据执行ECC编码以生成第一子奇偶校验数据；第二ECC编码器，对所述第二子数据执行ECC编码以生成第二子奇偶校验数据；以及数据加扰器，基于所述存储单元阵列的结构对所述第一子数据、所述第二子数据、所述第一子奇偶校验数据和所述第二子奇偶校验数据执行数据加扰操作以生成所述写入数据。
-
公开(公告)号：CN111694514B
公开(公告)日：2024-06-18
申请号：CN202010165077.X
申请日：2020-03-11
Applicant: 三星电子株式会社
Abstract: 一种存储器设备包括：存储器存储体，其包括至少一个存储体组；存储器中处理器(PIM)电路，包括被布置为与存储体组相对应的第一处理元件，其通过使用由主机提供的数据和从存储体组读出的数据中的至少一个来处理运算；处理元件输入和输出(PEIO)选通电路，其被配置为控制被布置为与存储体组中的每个存储体相对应的存储体局部IO和被布置为与存储体组相对应的存储体组IO之间的电连接；以及控制逻辑，其被配置为执行控制操作，使得执行对存储器存储体的存储器操作或者由PIM电路处理运算。当运算由第一处理元件处理时，PEIO选通电路阻断存储体局部IO和存储体组IO之间的电连接。
-
-
-
-
-
-
-
-
-
Search Results
49
records
(took 0.03 seconds)
