公开(公告)号：US20070108615A1

公开(公告)日：2007-05-17

申请号：US11469576

申请日：2006-09-01

申请人： Yaojian Lin ,  Haijing Cao ,  Wan Lay Looi ,  Eng Seng Lim

发明人： Yaojian Lin ,  Haijing Cao ,  Wan Lay Looi ,  Eng Seng Lim

IPC分类号： H01L23/48 ,  H01L23/52

CPC分类号： H01L28/75

摘要： An integrated circuit system is provided including forming a substrate, forming a first contact having multiple conductive layers over the substrate and a layer of the multiple conductive layers on other layers of the multiple conductive layers, forming a dielectric layer on the first contact, and forming a second contact on the dielectric layer and over the first contact.

摘要翻译： 提供一种集成电路系统，包括形成衬底，在衬底上形成具有多个导电层的第一触点和在多个导电层的其它层上的多个导电层的层，在第一触点上形成电介质层，以及形成 在介电层上和第一接触点上的第二接触。

公开(公告)号：US08134196B2

公开(公告)日：2012-03-13

申请号：US11469576

申请日：2006-09-01

申请人： Yaojian Lin ,  Haijing Cao ,  Wan Lay Looi ,  Eng Seng Lim

发明人： Yaojian Lin ,  Haijing Cao ,  Wan Lay Looi ,  Eng Seng Lim

IPC分类号： H01L29/76 ,  H01L21/8242

CPC分类号： H01L28/75

摘要： An integrated circuit system is provided including forming a substrate, forming a first contact having multiple conductive layers over the substrate and a layer of the multiple conductive layers on other layers of the multiple conductive layers, forming a dielectric layer on the first contact, and forming a second contact on the dielectric layer and over the first contact.

摘要翻译： 提供一种集成电路系统，包括形成衬底，在衬底上形成具有多个导电层的第一触点和在多个导电层的其它层上的多个导电层的层，在第一触点上形成电介质层，以及形成 在介电层上和第一接触点上的第二接触。

公开(公告)号：US08008770B2

公开(公告)日：2011-08-30

申请号：US11556035

申请日：2006-11-02

申请人： Yaojian Lin ,  Romeo Emmanuel P. Alvarez ,  Haijing Cao ,  Wan Lay Looi

发明人： Yaojian Lin ,  Romeo Emmanuel P. Alvarez ,  Haijing Cao ,  Wan Lay Looi

IPC分类号： H01L23/48

CPC分类号： H01L24/10 ,  H01L23/3114 ,  H01L24/13 ,  H01L2224/05008 ,  H01L2224/05548 ,  H01L2224/05572 ,  H01L2224/05573 ,  H01L2224/13 ,  H01L2224/13099 ,  H01L2924/00014 ,  H01L2924/01033 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/00 ,  H01L2224/05599 ,  H01L2224/05099

摘要： An integrated circuit package system includes an integrated circuit, and forming a patterned redistribution pad over the integrated circuit.

摘要翻译： 集成电路封装系统包括集成电路，并在该集成电路上形成图案化再分配焊盘。

公开(公告)号：US07381634B2

公开(公告)日：2008-06-03

申请号：US10907732

申请日：2005-04-13

申请人： Yaojian Lin ,  Byung Tai Do ,  Wan Lay Looi ,  Haijing Cao

发明人： Yaojian Lin ,  Byung Tai Do ,  Wan Lay Looi ,  Haijing Cao

IPC分类号： H01L21/44

CPC分类号： H01L24/02 ,  C23F1/26 ,  H01L24/11 ,  H01L2224/0401 ,  H01L2224/131 ,  H01L2224/45124 ,  H01L2224/45144 ,  H01L2924/00013 ,  H01L2924/00014 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01022 ,  H01L2924/01023 ,  H01L2924/01027 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01072 ,  H01L2924/01079 ,  H01L2924/014 ,  H01L2924/05042 ,  H01L2924/14 ,  H01L2924/30107 ,  H01L2224/13099 ,  H01L2924/00 ,  H01L2224/48

摘要： An integrated circuit system provides a precursor for an integrated wire bond and flip chip structure. The precursor has a plurality of contact pads thereon. A layer of titanium is deposited on the precursor. A layer of nickel-vanadium is deposited on the layer of titanium. A layer of copper is deposited on the layer of nickel-vanadium. A mask is formed on at least a portion of the layer of copper. Portions of the layers of copper and nickel-vanadium not protected by the mask are removed to expose portions of the layer of titanium. The exposed portions of the layer of titanium are etched with an etching solution consisting of an etchant, a viscosity modifier, and an oxidizer.

摘要翻译： 集成电路系统为集成引线键合和倒装芯片结构提供了前体。 前体在其上具有多个接触焊盘。 一层钛沉积在前体上。 一层镍钒沉积在钛层上。 一层铜沉积在镍 - 钒层上。 在铜层的至少一部分上形成掩模。 去除未被掩模保护的部分铜和镍钒层以露出钛层的部分。 用蚀刻剂，粘度调节剂和氧化剂组成的蚀刻溶液蚀刻钛层的暴露部分。

公开(公告)号：US20070114639A1

公开(公告)日：2007-05-24

申请号：US11556035

申请日：2006-11-02

申请人： Yaojian Lin ,  Romeo Alvarez ,  Haijing Cao ,  Wan Lay Looi

发明人： Yaojian Lin ,  Romeo Alvarez ,  Haijing Cao ,  Wan Lay Looi

IPC分类号： H01L23/495

CPC分类号： H01L24/10 ,  H01L23/3114 ,  H01L24/13 ,  H01L2224/05008 ,  H01L2224/05548 ,  H01L2224/05572 ,  H01L2224/05573 ,  H01L2224/13 ,  H01L2224/13099 ,  H01L2924/00014 ,  H01L2924/01033 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/00 ,  H01L2224/05599 ,  H01L2224/05099

摘要： An integrated circuit package system includes an integrated circuit, and forming a patterned redistribution pad over the integrated circuit.

摘要翻译： 集成电路封装系统包括集成电路，并在该集成电路上形成图案化再分配焊盘。

公开(公告)号：US20060231948A1

公开(公告)日：2006-10-19

申请号：US10907732

申请日：2005-04-13

申请人： Yaojian Lin ,  Byung Tai Do ,  Wan Lay Looi ,  Haijing Cao

发明人： Yaojian Lin ,  Byung Tai Do ,  Wan Lay Looi ,  Haijing Cao

IPC分类号： H01L23/48 ,  H01L23/52 ,  H01L29/40

CPC分类号： H01L24/02 ,  C23F1/26 ,  H01L24/11 ,  H01L2224/0401 ,  H01L2224/131 ,  H01L2224/45124 ,  H01L2224/45144 ,  H01L2924/00013 ,  H01L2924/00014 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01022 ,  H01L2924/01023 ,  H01L2924/01027 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01072 ,  H01L2924/01079 ,  H01L2924/014 ,  H01L2924/05042 ,  H01L2924/14 ,  H01L2924/30107 ,  H01L2224/13099 ,  H01L2924/00 ,  H01L2224/48

摘要： An integrated circuit system provides a precursor for an integrated wire bond and flip chip structure. The precursor has a plurality of contact pads thereon. A layer of titanium is deposited on the precursor. A layer of nickel-vanadium is deposited on the layer of titanium. A layer of copper is deposited on the layer of nickel-vanadium. A mask is formed on at least a portion of the layer of copper. Portions of the layers of copper and nickel-vanadium not protected by the mask are removed to expose portions of the layer of titanium. The exposed portions of the layer of titanium are etched with an etching solution consisting of an etchant, a viscosity modifier, and an oxidizer.

摘要翻译： 集成电路系统为集成引线键合和倒装芯片结构提供了前体。 前体在其上具有多个接触焊盘。 一层钛沉积在前体上。 一层镍钒沉积在钛层上。 一层铜沉积在镍 - 钒层上。 在铜层的至少一部分上形成掩模。 去除未被掩模保护的部分铜和镍钒层以露出钛层的部分。 用蚀刻剂，粘度调节剂和氧化剂组成的蚀刻溶液蚀刻钛层的暴露部分。

公开(公告)号：US20060197223A1

公开(公告)日：2006-09-07

申请号：US11306352

申请日：2005-12-23

申请人： Lun Zhao ,  Wan Lay Looi ,  Kyaw Oo Aung ,  Yonggang Jin ,  Jae-Yong Song ,  Won Sun Shin

发明人： Lun Zhao ,  Wan Lay Looi ,  Kyaw Oo Aung ,  Yonggang Jin ,  Jae-Yong Song ,  Won Sun Shin

IPC分类号： H01L23/48

CPC分类号： H01L24/05 ,  H01L24/03 ,  H01L24/11 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/04073 ,  H01L2224/05082 ,  H01L2224/05083 ,  H01L2224/05124 ,  H01L2224/05147 ,  H01L2224/05155 ,  H01L2224/05166 ,  H01L2224/05624 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/13099 ,  H01L2224/16145 ,  H01L2224/45124 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48724 ,  H01L2224/48747 ,  H01L2224/48755 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01022 ,  H01L2924/01023 ,  H01L2924/01027 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/0105 ,  H01L2924/01072 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/00014 ,  H01L2924/00

摘要： An integrated circuit package is provided with a substrate having first and second contact pads exposed through a passivation layer on the substrate. A first metallurgy layer is over the substrate. A second metallurgy layer is over the first metallurgy layer. A protective layer is over the first contact pad.

摘要翻译： 集成电路封装设置有具有通过衬底上的钝化层暴露的第一和第二接触焊盘的衬底。 第一个冶金层在衬底上。 第二冶金层在第一冶金层之上。 保护层在第一接触垫上。

公开(公告)号：US07443039B2

公开(公告)日：2008-10-28

申请号：US11306352

申请日：2005-12-23

申请人： Lun Zhao ,  Wan Lay Looi ,  Kyaw Oo Aung ,  Yonggang Jin ,  Jae-Yong Song ,  Won Sun Shin

发明人： Lun Zhao ,  Wan Lay Looi ,  Kyaw Oo Aung ,  Yonggang Jin ,  Jae-Yong Song ,  Won Sun Shin

IPC分类号： H01L23/485

CPC分类号： H01L24/05 ,  H01L24/03 ,  H01L24/11 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/04073 ,  H01L2224/05082 ,  H01L2224/05083 ,  H01L2224/05124 ,  H01L2224/05147 ,  H01L2224/05155 ,  H01L2224/05166 ,  H01L2224/05624 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/13099 ,  H01L2224/16145 ,  H01L2224/45124 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48724 ,  H01L2224/48747 ,  H01L2224/48755 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01022 ,  H01L2924/01023 ,  H01L2924/01027 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/0105 ,  H01L2924/01072 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/00014 ,  H01L2924/00

摘要： An integrated circuit package is provided with a substrate having first and second contact pads exposed through a passivation layer on the substrate. A first metallurgy layer is over the substrate. A second metallurgy layer is over the first metallurgy layer. A protective layer is over the first contact pad.

摘要翻译： 集成电路封装设置有具有通过衬底上的钝化层暴露的第一和第二接触焊盘的衬底。 第一个冶金层在衬底上。 第二冶金层在第一冶金层之上。 保护层在第一接触垫上。

公开(公告)号：US07005370B2

公开(公告)日：2006-02-28

申请号：US10846176

申请日：2004-05-13

申请人： Lun Zhao ,  Wan Lay Looi ,  Kyaw Oo Aung ,  Yonggang Jin ,  Jae-Yong Song ,  Won Sun Shin

发明人： Lun Zhao ,  Wan Lay Looi ,  Kyaw Oo Aung ,  Yonggang Jin ,  Jae-Yong Song ,  Won Sun Shin

IPC分类号： H01L21/441

CPC分类号： H01L24/05 ,  H01L24/03 ,  H01L24/11 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/04073 ,  H01L2224/05082 ,  H01L2224/05083 ,  H01L2224/05124 ,  H01L2224/05147 ,  H01L2224/05155 ,  H01L2224/05166 ,  H01L2224/05624 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/13099 ,  H01L2224/16145 ,  H01L2224/45124 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48724 ,  H01L2224/48747 ,  H01L2224/48755 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01022 ,  H01L2924/01023 ,  H01L2924/01027 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/0105 ,  H01L2924/01072 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/00014 ,  H01L2924/00

摘要： A method for manufacturing an integrated circuit package is provided with a substrate having first and second contact pads exposed through a passivation layer on the substrate. A first metallurgy layer is formed over the substrate. A second metallurgy layer is formed over the first metallurgy layer. The first metallurgy layer is removed while leaving a portion thereof over the second contact pad. The second metallurgy layer is removed while leaving a portion thereof over the second contact pad. A protective layer is formed over the first contact pad while removing the first metallurgy layer.

摘要翻译： 一种用于制造集成电路封装的方法设置有具有通过衬底上的钝化层暴露的第一和第二接触焊盘的衬底。 在衬底上形成第一冶金层。 在第一冶金层上形成第二冶金层。 第一冶金层被去除，同时将其一部分留在第二接触垫上。 除去第二冶金层，同时将其第一部分留在第二接触垫上。 在移除第一冶金层的同时在第一接触垫上方形成保护层。