知搜-全球专利检索

  1. 登录
  2. 注册

搜索结果

16 条记录 (耗时 0.021 秒)

    Method for forming device isolation layer of semiconductor device and non-volatile memory device
    4.
    发明授权
    Method for forming device isolation layer of semiconductor device and non-volatile memory device 有权
    用于形成半导体器件和非易失性存储器件的器件隔离层的方法

    公开(公告)号：US08278185B2

    公开(公告)日：2012-10-02

    申请号：US12473307

    申请日：2009-05-28

    申请人： Jae-Hyoung Koo ,  Jin-Woong Kim ,  Mi-Ri Lee ,  Chi-Ho Kim ,  Jin-Ho Bin

    发明人： Jae-Hyoung Koo ,  Jin-Woong Kim ,  Mi-Ri Lee ,  Chi-Ho Kim ,  Jin-Ho Bin

    IPC分类号： H01L21/76

    CPC分类号： H01L21/76232 ,  H01L27/11521 ,  H01L27/11568

    摘要： A method for forming a device isolation layer of a semiconductor device or a non-volatile memory device is provided. A method for forming a device isolation layer of a semiconductor device includes: forming trenches having a first predetermined depth by etching a substrate; forming a first insulation layer having a second predetermined depth inside the trenches; forming a liner oxide layer having a predetermined thickness on internal walls of the trenches with the first insulation layer formed therein; and forming a second insulation layer for forming a device isolation layer over the substrate with the liner oxide layer formed therein, wherein the second insulation layer has a lower etch rate than that of the first insulation layer.

    摘要翻译： 提供了一种用于形成半导体器件或非易失性存储器件的器件隔离层的方法。 一种用于形成半导体器件的器件隔离层的方法包括：通过蚀刻衬底来形成具有第一预定深度的沟槽; 形成在所述沟槽内具有第二预定深度的第一绝缘层; 在其中形成有第一绝缘层的沟槽的内壁上形成具有预定厚度的衬里氧化物层; 以及形成用于在其上形成有衬里氧化物层的衬底上形成器件隔离层的第二绝缘层，其中所述第二绝缘层具有比所述第一绝缘层的蚀刻速率更低的蚀刻速率。

    METHOD FOR FABRICATING TRANSISTOR OF SEMICONDUCTOR DEVICE
    6.
    发明申请
    METHOD FOR FABRICATING TRANSISTOR OF SEMICONDUCTOR DEVICE 审中-公开
    半导体器件晶体管的制造方法

    公开(公告)号：US20110212591A1

    公开(公告)日：2011-09-01

    申请号：US12964562

    申请日：2010-12-09

    申请人： Jae-Geun OH ,  Young-Ho Lee ,  Jin-Ku Lee ,  Mi-Ri Lee

    发明人： Jae-Geun OH ,  Young-Ho Lee ,  Jin-Ku Lee ,  Mi-Ri Lee

    IPC分类号： H01L21/336 ,  H01L21/265

    CPC分类号： H01L21/324 ,  H01L21/26513 ,  H01L21/268 ,  H01L21/2686 ,  H01L21/28061 ,  H01L29/66575

    摘要： A method for fabricating a transistor of a semiconductor device includes: forming a gate pattern over a substrate; forming a junction region by performing an on implantation process onto the substrate at opposite sides of the gate pattern; performing a solid phase epitaxial (SPE) process on the junction region at a temperature approximately ranging from 770° C. to 850° C.; and performing a rapid thermal annealing (RTA) process on the junction region.

    摘要翻译： 一种制造半导体器件的晶体管的方法包括：在衬底上形成栅极图案; 通过在所述栅极图案的相对侧上对所述衬底进行注入工艺来形成结区域; 在大约770℃至850℃的温度下在接合区域进行固相外延（SPE）工艺; 并在接合区域上进行快速热退火（RTA）处理。

    PLASMA DOPING METHOD AND METHOD FOR FABRICATING SEMICONDUCTOR DEVICE USING THE SAME
    7.
    发明申请
    PLASMA DOPING METHOD AND METHOD FOR FABRICATING SEMICONDUCTOR DEVICE USING THE SAME 审中-公开
    等离子喷涂方法和使用其制造半导体器件的方法

    公开(公告)号：US20110189843A1

    公开(公告)日：2011-08-04

    申请号：US12774311

    申请日：2010-05-05

    申请人： Jin-Ku Lee ,  Jae-Geun Oh ,  Young-Ho Lee ,  Mi-Ri Lee ,  Seung-Beom Baek

    发明人： Jin-Ku Lee ,  Jae-Geun Oh ,  Young-Ho Lee ,  Mi-Ri Lee ,  Seung-Beom Baek

    IPC分类号： H01L21/306

    CPC分类号： H01L29/66575 ,  H01L21/306

    摘要： A doping method that forms a doped region at a desired location of a three-dimensional (3D) conductive structure, controls the doping depth and doping dose of the doped region relatively easily, has a shallow doping depth, and prevents a floating body effect. A semiconductor device is fabricated using the same doping method. The method includes, forming a conductive structure having a sidewall, exposing a portion of the sidewall of the conductive structure, and forming a doped region in the exposed portion of the sidewall by performing a plasma doping process.

    摘要翻译： 在三维（3D）导电结构的期望位置处形成掺杂区域的掺杂方法相对容易地控制掺杂深度和掺杂区域的掺杂剂量，具有浅掺杂深度，并且防止浮体效应。 使用相同的掺杂方法制造半导体器件。 该方法包括：形成具有侧壁的导电结构，暴露导电结构的侧壁的一部分，以及通过执行等离子体掺杂工艺在侧壁的暴露部分中形成掺杂区域。

    Method of increasing productivity in organization
    9.
    发明申请
    Method of increasing productivity in organization 审中-公开
    提高组织生产力的方法

    公开(公告)号：US20060020632A1

    公开(公告)日：2006-01-26

    申请号：US11184838

    申请日：2005-07-20

    申请人： Boung-Il Choi ,  Je-Eung Park ,  Mi-Ri Lee

    发明人： Boung-Il Choi ,  Je-Eung Park ,  Mi-Ri Lee

    IPC分类号： G06F17/00

    CPC分类号： G06Q10/10

    摘要： A method of increasing productivity in an organization by sharing praise, encouragement, recognition, and gratitude among members of the organization, wherein the method also provides virtual space for the members to exchange and share inspirational messages.

    摘要翻译： 通过在组织成员之间分享赞美，鼓励，认可和感激，提高组织生产率的方法，其中该方法还为成员交换和分享鼓舞人心的消息提供虚拟空间。