知搜-全球专利检索

  1. 登录
  2. 注册

搜索结果

15 条记录 (耗时 0.022 秒)

    Probe cards for probing integrated circuits
    2.
    发明授权
    Probe cards for probing integrated circuits 有权
    用于探测集成电路的探针卡

    公开(公告)号：US08957691B2

    公开(公告)日：2015-02-17

    申请号：US13278570

    申请日：2011-10-21

    申请人： Mill-Jer Wang ,  Ching-Nen Peng ,  Hung-Chih Lin ,  Hao Chen

    发明人： Mill-Jer Wang ,  Ching-Nen Peng ,  Hung-Chih Lin ,  Hao Chen

    IPC分类号： G01R1/067 ,  G01R31/28 ,  G01R31/319 ,  G01R1/073

    CPC分类号： G01R31/2889 ,  G01R1/07371 ,  G01R31/31905

    摘要： A device includes a probe card, which further includes a chip. The chip includes a semiconductor substrate, a test engine disposed in the chip, wherein the test engine comprises a device formed on the semiconductor substrate, wherein the device is selected from the group consisting essentially of a passive device, an active device, and combinations thereof. A plurality of probe contacts is formed on a surface of the chip and electrically connected to the test engine.

    摘要翻译： 一种装置包括探针卡，其还包括芯片。 芯片包括半导体衬底，设置在芯片中的测试引擎，其中测试引擎包括形成在半导体衬底上的器件，其中器件选自基本上由无源器件，有源器件及其组合组成的组 。 多个探针触点形成在芯片的表面上并与测试引擎电连接。

    Adaptive test sequence for testing integrated circuits
    3.
    发明授权
    Adaptive test sequence for testing integrated circuits 有权
    用于测试集成电路的自适应测试序列

    公开(公告)号：US09310437B2

    公开(公告)日：2016-04-12

    申请号：US13072325

    申请日：2011-03-25

    申请人： Chun-Cheng Chen ,  Hung-Chih Lin ,  Mill-Jer Wang ,  Hao Chen ,  Ching-Nen Peng

    发明人： Chun-Cheng Chen ,  Hung-Chih Lin ,  Mill-Jer Wang ,  Hao Chen ,  Ching-Nen Peng

    IPC分类号： G01R31/02 ,  G01R31/319 ,  G01R31/3183 ,  G01R31/3185

    CPC分类号： G01R31/31919 ,  G01R31/318371 ,  G01R31/318511

    摘要： A method includes testing a first device and a second device identical to each other and comprising integrated circuits. The testing of the first device is performed according to a first test sequence of the first device, wherein the first test sequence includes a plurality of ordered test items, and wherein the first test sequence includes a test item. A test priority of the test item is calculated based on a frequency of fails of the test item in the testing of a plurality of devices having an identical structure as the first device. The first test sequence is then adjusted to generate a second test sequence in response to the test priority of the test item, wherein the second test sequence is different from the first test sequence. The second device is tested according to the second test sequence.

    摘要翻译： 一种方法包括测试彼此相同并包括集成电路的第一设备和第二设备。 根据第一装置的第一测试顺序执行第一装置的测试，其中第一测试序列包括多个有序测试项目，并且其中第一测试序列包括测试项目。 基于与具有与第一装置相同的结构的多个装置的测试中的测试项目的失败频率来计算测试项目的测试优先级。 然后调整第一测试序列以响应于测试项目的测试优先级产生第二测试序列，其中第二测试序列与第一测试序列不同。 根据第二个测试顺序对第二个设备进行测试。

    Production Flow and Reusable Testing Method
    8.
    发明申请
    Production Flow and Reusable Testing Method 有权
    生产流程和可重复使用的测试方法

    公开(公告)号：US20130078745A1

    公开(公告)日：2013-03-28

    申请号：US13247071

    申请日：2011-09-28

    申请人： Mill-Jer Wang ,  Ching-Nen Peng ,  Hung-Chih Lin ,  Hao Chen

    发明人： Mill-Jer Wang ,  Ching-Nen Peng ,  Hung-Chih Lin ,  Hao Chen

    IPC分类号： G01R31/00 ,  H01L21/66

    CPC分类号： H01L22/32 ,  G01R31/2884 ,  H01L22/14 ,  H01L22/20

    摘要： An embodiment is a method. The method comprises providing a substrate comprising a die area. The die area comprises sections of pad patterns, and first sections of the sections each comprise a first uniform pad pattern. The method further comprises probing a first one of the first sections with a first probe card; stepping the first probe card to a second one of the first sections; and probing the second one of the first sections with the first probe card.

    摘要翻译： 实施例是一种方法。 该方法包括提供包括管芯区域的衬底。 管芯区域包括焊盘图案的部分，并且这些部分的第一部分各自包括第一均匀焊盘图案。 该方法还包括用第一探针卡探测第一部分中的第一部分; 将第一探针卡推到第一部分的第二部分; 并用第一个探针卡探测第一个部分的第二个部分。

    3D IC testing apparatus
    10.
    发明授权
    3D IC testing apparatus 有权
    3D IC测试仪器

    公开(公告)号：US08922230B2

    公开(公告)日：2014-12-30

    申请号：US13105603

    申请日：2011-05-11

    申请人： Mill-Jer Wang ,  Chih-Chia Chen ,  Hung-Chih Lin ,  Ching-Nen Peng ,  Hao Chen

    发明人： Mill-Jer Wang ,  Chih-Chia Chen ,  Hung-Chih Lin ,  Ching-Nen Peng ,  Hao Chen

    IPC分类号： G01R31/20 ,  G01R1/073

    CPC分类号： G01R31/2884 ,  G01R1/07378 ,  G01R31/2834 ,  G01R31/2886 ,  H01L22/14 ,  Y02P80/30

    摘要： A three dimensional (3D) integrated circuit (IC) testing apparatus includes a plurality of connection devices. When a device under test (DUT) such as an interposer or a 3D IC formed by a plurality of 3D dies operates in a testing mode, the 3D IC testing apparatus is coupled to the DUT via a variety of interface channels such as probes. The connection devices and a variety of through silicon vias (TSVs) in the DUT form a TSV chain so that an electrical characteristic test of the variety of TSVs can be tested all at once.

    摘要翻译： 三维（3D）集成电路（IC）测试装置包括多个连接装置。 当由测试模式操作诸如由多个3D裸片形成的插入器或3D IC的受测设备（DUT）时，3D IC测试装置经由诸如探针的各种接口通道耦合到DUT。 DUT中的连接装置和各种通孔通孔（TSV）形成一个TSV链，以便可以一次性地测试各种TSV的电特性测试。