公开(公告)号：US07706190B2

公开(公告)日：2010-04-27

申请号：US12163921

申请日：2008-06-27

申请人： Chang Won Yang ,  Jong Hyun Wang ,  Se Chun Park

发明人： Chang Won Yang ,  Jong Hyun Wang ,  Se Chun Park

IPC分类号： G11C16/34

CPC分类号： G11C16/3454 ,  G11C11/5628 ,  G11C16/3459 ,  G11C2211/5621

摘要： In a method of operating a non-volatile memory device subdivided verifications are performed by increasing verify voltages. Accordingly, threshold voltage distributions of memory cells can be narrowed and, therefore, the program performance of a flash memory device can be improved.

摘要翻译： 在操作非易失性存储器装置的方法中，通过增加验证电压来执行细分验证。 因此，存储器单元的阈值电压分布可以变窄，因此可以提高闪速存储器件的程序性能。

公开(公告)号：US08189383B2

公开(公告)日：2012-05-29

申请号：US13028128

申请日：2011-02-15

申请人： Chang Won Yang ,  Jong Hyun Wang ,  Se Chun Park

发明人： Chang Won Yang ,  Jong Hyun Wang ,  Se Chun Park

IPC分类号： G11C16/04

CPC分类号： G11C11/5628 ,  G11C11/5642 ,  G11C16/10 ,  G11C2211/5621 ,  G11C2216/14

摘要： Multi-level cell programming methods are provided. A method includes providing a page buffer including first and second registers connected to first and second memory cell blocks, respectively. A least significant bit (LSB) program of each memory cell is completed. Most significant bit (MSB) data is set in a first node of the first register. An MSB program is performed. When the MSB program is performed at a first verify voltage, first data at a first voltage level is set in the first node. When the MSB program is performed at a second verify voltage, second data at a second voltage level, opposite to the first voltage level, is set in the first node. When the MSB program is performed at a third verify voltage, the first data is set in the first node. The MSB program is repeated according to the first node data.

摘要翻译： 提供多级单元编程方法。 一种方法包括提供包括分别连接到第一和第二存储器单元块的第一和第二寄存器的页面缓冲器。 每个存储单元的最低有效位（LSB）程序完成。 最高有效位（MSB）数据被设置在第一寄存器的第一个节点中。 执行MSB程序。 当以第一验证电压执行MSB程序时，在第一节点中设置第一电压电平的第一数据。 当在第二验证电压下执行MSB程序时，在第一节点中设置与第一电压电平相反的第二电压电平的第二数据。 当以第三验证电压执行MSB程序时，第一个数据被设置在第一个节点中。 MSB程序根据第一个节点数据重复。

公开(公告)号：US07889551B2

公开(公告)日：2011-02-15

申请号：US12130962

申请日：2008-05-30

申请人： Chang Won Yang ,  Jong Hyun Wang ,  Se Chun Park

发明人： Chang Won Yang ,  Jong Hyun Wang ,  Se Chun Park

IPC分类号： G11C16/04

CPC分类号： G11C11/5628 ,  G11C11/5642 ,  G11C16/10 ,  G11C2211/5621 ,  G11C2216/14

摘要： A page buffer includes a first register, a second register and a data I/O unit. The first register temporarily stores data to be programmed into cells included in a first memory cell block group, or reads and stores data of a corresponding memory cell. The second register temporarily stores data to be programmed into cells included in a second memory cell block group, or reads and stores data of a corresponding memory cell. The data I/O unit inputs specific data to the first register and the second register, or outputs data stored in the first register and the second register.

摘要翻译： 页面缓冲器包括第一寄存器，第二寄存器和数据I / O单元。 第一寄存器将要编程的数据临时存储在包括在第一存储单元块组中的单元中，或者读取并存储相应存储单元的数据。 第二寄存器将要编程的数据临时存储在包括在第二存储单元块组中的单元中，或者读取并存储对应的存储单元的数据。 数据I / O单元将特定数据输入到第一寄存器和第二寄存器，或者输出存储在第一寄存器和第二寄存器中的数据。

公开(公告)号：US20090161443A1

公开(公告)日：2009-06-25

申请号：US12130962

申请日：2008-05-30

申请人： Chang Won YANG ,  Jong Hyun Wang ,  Se Chun Park

发明人： Chang Won YANG ,  Jong Hyun Wang ,  Se Chun Park

IPC分类号： G11C7/10

CPC分类号： G11C11/5628 ,  G11C11/5642 ,  G11C16/10 ,  G11C2211/5621 ,  G11C2216/14

摘要： A page buffer includes a first register, a second register and a data I/O unit. The first register temporarily stores data to be programmed into cells included in a first memory cell block group, or reads and stores data of a corresponding memory cell. The second register temporarily stores data to be programmed into cells included in a second memory cell block group, or reads and stores data of a corresponding memory cell. The data I/O unit inputs specific data to the first register and the second register, or outputs data stored in the first register and the second register.

摘要翻译： 页面缓冲器包括第一寄存器，第二寄存器和数据I / O单元。 第一寄存器将要编程的数据临时存储在包括在第一存储单元块组中的单元中，或者读取并存储相应存储单元的数据。 第二寄存器将要编程的数据临时存储在包括在第二存储单元块组中的单元中，或者读取并存储对应的存储单元的数据。 数据I / O单元将特定数据输入到第一寄存器和第二寄存器，或者输出存储在第一寄存器和第二寄存器中的数据。

公开(公告)号：US20090141561A1

公开(公告)日：2009-06-04

申请号：US12163921

申请日：2008-06-27

申请人： Chang Won Yang ,  Jong Hyun Wang ,  Se Chun Park

发明人： Chang Won Yang ,  Jong Hyun Wang ,  Se Chun Park

IPC分类号： G11C16/06 ,  G11C7/00

CPC分类号： G11C16/3454 ,  G11C11/5628 ,  G11C16/3459 ,  G11C2211/5621

摘要： In a method of operating a non-volatile memory device subdivided verifications are performed by increasing verify voltages. Accordingly, threshold voltage distributions of memory cells can be narrowed and, therefore, the program performance of a flash memory device can be improved.

摘要翻译： 在操作非易失性存储器装置的方法中，通过增加验证电压来执行细分验证。 因此，存储器单元的阈值电压分布可以变窄，因此可以提高闪速存储器件的程序性能。

公开(公告)号：US20110141809A1

公开(公告)日：2011-06-16

申请号：US13028128

申请日：2011-02-15

申请人： Chang Won YANG ,  Jong Hyun Wang ,  Se Chun Park

发明人： Chang Won YANG ,  Jong Hyun Wang ,  Se Chun Park

IPC分类号： G11C16/04 ,  G11C16/34 ,  G11C16/12

CPC分类号： G11C11/5628 ,  G11C11/5642 ,  G11C16/10 ,  G11C2211/5621 ,  G11C2216/14

摘要： Multi-level cell programming methods are provided. A method includes providing a page buffer including first and second registers connected to first and second memory cell blocks, respectively. A least significant bit (LSB) program of each memory cell is completed. Most significant bit (MSB) data is set in a first node of the first register. An MSB program is performed. When the MSB program is performed at a first verify voltage, first data at a first voltage level is set in the first node. When the MSB program is performed at a second verify voltage, second data at a second voltage level, opposite to the first voltage level, is set in the first node. When the MSB program is performed at a third verify voltage, the first data is set in the first node. The MSB program is repeated according to the first node data.

摘要翻译： 提供多级单元编程方法。 一种方法包括提供包括分别连接到第一和第二存储器单元块的第一和第二寄存器的页面缓冲器。 每个存储单元的最低有效位（LSB）程序完成。 最高有效位（MSB）数据被设置在第一寄存器的第一个节点中。 执行MSB程序。 当以第一验证电压执行MSB程序时，在第一节点中设置第一电压电平的第一数据。 当在第二验证电压下执行MSB程序时，在第一节点中设置与第一电压电平相反的第二电压电平的第二数据。 当以第三验证电压执行MSB程序时，第一个数据被设置在第一个节点中。 MSB程序根据第一个节点数据重复。

公开(公告)号：US20090161444A1

公开(公告)日：2009-06-25

申请号：US12130981

申请日：2008-05-30

申请人： Se Chun Park ,  Jong Hyun Wang ,  Yu Jong Noh

发明人： Se Chun Park ,  Jong Hyun Wang ,  Yu Jong Noh

IPC分类号： G11C16/06 ,  G11C7/00

CPC分类号： G11C16/10 ,  G11C2216/14

摘要： A page buffer includes a first ground voltage supply unit for applying a ground voltage to first and second registers according to a level of a sense node, and a second ground voltage supply unit for applying the ground voltage to the first and second registers irrespective of a level of the sense node. A method of programming a non-volatile memory device includes storing a high-level data in a first node of a first register of a plurality of page buffers, precharging a sense node with a high level, resetting the data stored in the first node of the first register according to a voltage level of the sense node, precharging the sense node with a high level, storing external data in the first node according to a voltage level of the sense node, and performing a program operation according to the data stored in the first node.

摘要翻译： 页面缓冲器包括用于根据感测节点的电平将接地电压施加到第一和第二寄存器的第一接地电压供应单元和用于将接地电压施加到第一和第二寄存器的第二接地电压供应单元，而不管 感知节点的级别。 一种编程非易失性存储器件的方法包括将高电平数据存储在多个页缓冲器的第一寄存器的第一节点中，对具有高电平的感测节点进行预充电，将存储在第一节点中的数据重置 所述第一寄存器根据所述感测节点的电压电平，对所述感测节点进行高电平预充电，根据所述感测节点的电压电平将外部数据存储在所述第一节点中，并且根据存储在所述感测节点中的数据进行编程操作 第一个节点。

公开(公告)号：US20090097313A1

公开(公告)日：2009-04-16

申请号：US12019938

申请日：2008-01-25

申请人： Se Chun PARK ,  Jong Hyun Wang

发明人： Se Chun PARK ,  Jong Hyun Wang

IPC分类号： G11C16/10 ,  G11C16/06

CPC分类号： G11C11/5628 ,  G11C11/5642 ,  G11C16/10 ,  G11C2211/5621 ,  G11C2211/5622 ,  G11C2216/14

摘要： A page buffer includes a first latch coupled between a sensing node and a data input/output node for storing data to be programmed. The sensing node is coupled to a bit line corresponding to an MLC selected for programming. The data input/output node receives/outputs data. A second latch is coupled to the sensing node for performing a program, verifying or read operation. A first switching means is coupled between the first latch and the sensing node for transmitting data stored in the first latch to the bit line through the sensing node when the program operation is performed. A second switching means is coupled to a first node of the second latch and the sensing node for verifying a first program operation. A third switching means is coupled between a second node of the second latch and the sensing node for verifying a second program operation.

摘要翻译： 页面缓冲器包括耦合在感测节点和用于存储要编程的数据的数据输入/输出节点之间的第一锁存器。 感测节点耦合到对应于选择用于编程的MLC的位线。 数据输入/输出节点接收/输出数据。 第二锁存器耦合到感测节点，用于执行程序，验证或读取操作。 当执行编程操作时，第一开关装置耦合在第一锁存器和感测节点之间，用于将存储在第一锁存器中的数据传送到通过感测节点的位线。 第二切换装置耦合到第二锁存器的第一节点和用于验证第一程序操作的感测节点。 第三开关装置耦合在第二锁存器的第二节点和用于验证第二编程操作的感测节点之间。

公开(公告)号：US20100309727A1

公开(公告)日：2010-12-09

申请号：US12857439

申请日：2010-08-16

申请人： Se Chun PARK ,  Jong Hyun Wang

发明人： Se Chun PARK ,  Jong Hyun Wang

IPC分类号： G11C16/06

CPC分类号： G11C11/5628 ,  G11C11/5642 ,  G11C16/10 ,  G11C2211/5621 ,  G11C2211/5622 ,  G11C2216/14

摘要： A method of verifying data in a memory device having a page buffer for performing a program operation, a verifying operation and a read operation, includes: storing data to be programmed in a multi level cell of a first latching circuit in the page buffer; storing reference data set for the verifying operation in a second latching circuit; programming the data stored in the first latching circuit to the multi level cell; and verifying the programming of the data through a first node or a second node in the second latching circuit in accordance with a verifying voltage.

摘要翻译： 一种验证具有用于执行程序操作，验证操作和读取操作的页面缓冲器的存储器件中的数据的方法，包括：将待编程的数据存储在页缓冲器中的第一锁存电路的多电平单元中; 将用于验证操作的参考数据存储在第二锁存电路中; 将存储在第一锁存电路中的数据编程到多电平单元; 以及根据验证电压，通过第二锁存电路中的第一节点或第二节点验证数据的编程。

公开(公告)号：US20080175069A1

公开(公告)日：2008-07-24

申请号：US11951936

申请日：2007-12-06

申请人： Jong Hyun Wang ,  Se Chun Park ,  Seong Hun Park

发明人： Jong Hyun Wang ,  Se Chun Park ,  Seong Hun Park

IPC分类号： G11C16/16

CPC分类号： G11C16/0483 ,  G11C11/5635 ,  G11C16/16 ,  G11C16/3404 ,  G11C16/3409 ,  G11C16/3413

摘要： An erase method having a memory cell array which includes at least one blocks having MLC is disclosed. The erase method includes shifting every threshold voltage distribution into a threshold voltage distribution having highest level by pre-programming every cell in a block selected for erase, performing an erase operation on the pre-programmed memory block, performing a soft program and a verifying operation on the memory block, dividing the memory block into a first group and a second group in case that the memory block is passed, performing a verifying operation on the first group, and performing a soft program and a verifying operation on the first group in case that the first group is not passed, and performing a verifying operation on the second group in case that the first group is passed, and performing a soft program and a verifying operation on the second group in case that the second group is not passed.

摘要翻译： 公开了一种具有包括具有MLC的至少一个块的存储单元阵列的擦除方法。 擦除方法包括通过预先编程被选择擦除的块中的每个小区，对预先编程的存储块执行擦除操作，执行软程序和验证操作，将每个阈值电压分布转换为具有最高电平的阈值电压分布 在所述存储器块上，在所述存储器块通过的情况下，将所述存储块划分为第一组和第二组，对所述第一组执行验证操作，并且在第一组中执行软程序和验证操作 第一组未通过，并且在第一组通过的情况下对第二组执行验证操作，并且在不通过第二组的情况下对第二组执行软程序和验证操作。