公开(公告)号：CN111900156A

公开(公告)日：2020-11-06

申请号：CN202010857239.6

申请日：2015-05-14

申请人： 克利公司

发明人： 姆里纳尔·K·达斯 ,  亨利·林 ,  马塞洛·舒普巴赫 ,  约翰·威廉斯·帕尔穆尔

IPC分类号： H01L25/18 ,  H01L29/70 ,  H01L23/49 ,  H01L29/16 ,  H01L29/78

摘要： 本发明公开了高电流、低切换损耗SiC功率模块。一种功率模块包括具有内部腔室的壳体和安装在壳体的内部腔室内的多个切换模块。切换模块互相连接并被配置为促进切换到负载的功率。切换模块中的每个包括至少一个晶体管和至少一个二极管。至少一个晶体管和至少一个二极管可以由宽带隙材料系统(诸如碳化硅(SiC))形成，从而当相比于常规功率模块时，允许该功率模块在高频率以及更低切换损耗下工作。

公开(公告)号：CN102577653B

公开(公告)日：2017-06-30

申请号：CN200980162050.7

申请日：2009-12-17

申请人： 高克联管件公司

发明人： S-J·龙 ,  D·L·史密斯

IPC分类号： H05K7/20 ,  H01L29/70

CPC分类号： B23P15/26 ,  B01D8/00 ,  B21J5/12 ,  F28F3/022 ,  F28F3/048 ,  H01L21/4878 ,  H01L23/3677 ,  H01L23/473 ,  H01L2924/0002 ,  H05K7/20254 ,  Y10T29/4935 ,  Y10T29/49359 ,  H01L2924/00

摘要： 一种冷却板包括外壳，所述外壳具有入口、出口、基底和盖。所述入口和出口流体连通，所以流体可经过所述外壳从所述入口流动到所述出口。所述基底由底板形成，且所述底板包括面向所述外壳内的岛状物。多个引脚从所述岛状物朝所述盖延伸。所述引脚可具有螺旋形状，其中所述引脚的横截面轮廓沿着所述引脚的长度变化。

公开(公告)号：CN101710591B

公开(公告)日：2013-09-18

申请号：CN200910211646.3

申请日：2009-09-17

申请人： 电力集成公司

发明人： 苏吉特·巴纳吉 ,  维杰伊·帕塔萨拉蒂 ,  朱林

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L29/812 ,  H01L29/872 ,  H01L29/861 ,  H01L29/739 ,  H01L29/70

CPC分类号： H01L29/7802 ,  H01L29/0657 ,  H01L29/0696 ,  H01L29/407 ,  H01L29/4238 ,  H01L29/7397 ,  H01L29/7813 ,  H01L29/872

摘要： 本发明提供一种具有不同宽度硅柱的高压垂直晶体管。一个实施例中，一种垂直HVFET包括布置在环形图案中的半导体材料柱，该环形图案具有至少两个基本平行并且基本线性的边带部分、每个边带部分具有第一宽度，以及至少两个圆形部分，该圆形部分具有比第一宽度窄的第二宽度，第一导电类型的源极区域设置在该柱顶表面上或附近，以及第二导电类型的主体区域设置在源极区域之下的该柱中。第一和第二电介质区域分别地设置在该柱的相对侧上，该第一电介质区域侧向地围绕该柱，以及该第二电介质区域侧向地围绕该柱。第一和第二场板分别地设置在该第一和第二电介质区域中。

公开(公告)号：CN102054859B

公开(公告)日：2013-07-31

申请号：CN201010287596.X

申请日：2010-09-17

申请人： 英飞凌科技奥地利有限公司

发明人： H-J·舒尔策 ,  F·J·桑托斯罗德里格斯

IPC分类号： H01L29/70 ,  H01L29/739 ,  H01L21/331

CPC分类号： H01L29/7395 ,  H01L29/0834 ,  H01L29/1095 ,  H01L29/66333 ,  H01L29/66348 ,  H01L29/7397 ,  Y10S257/901

摘要： 本发明涉及双极型半导体器件和制造方法。提供具有空穴电流再分布结构(10)的双极型半导体器件(100)和n沟道IGBT(100)。n沟道IGBT(100)具有：p掺杂的主体区(3)，具有第一空穴迁移率；以及子区(10)，其完全嵌在主体区(3)内且具有比第一空穴迁移率低的第二空穴迁移率。而且，提供一种用于形成双极型半导体器件(100)的方法。

公开(公告)号：CN102623491A

公开(公告)日：2012-08-01

申请号：CN201210127424.5

申请日：2012-04-26

申请人： 杭州士兰集成电路有限公司 ,  杭州士兰微电子股份有限公司

发明人： 李小锋 ,  韩健 ,  张佼佼 ,  王铎

IPC分类号： H01L29/70 ,  H01L29/06 ,  H01L29/36 ,  H01L21/328

摘要： 本发明提供一种Bipolar低压工艺中耐高压器件及其制造方法，通过在Bipolar低压工艺中耐高压器件中，在环绕所述集电区的上隔离区上形成掺杂浓度低的轻掺杂区，所述地极引线的宽度大于所述轻掺杂区的宽度，所述轻掺杂区朝向所述集电区的一侧超出所述上隔离区一定宽度，所述地极引线朝向所述集电区的一侧超出所述轻掺杂区一定宽度，从而避免器件在高压工作中大量电荷聚集于上隔离区顶角位置，防止电荷聚集引起的击穿问题，从而提高了器件的性能。此外，所述第一层间介质层上的氮化硅层与含氮化硅薄膜层的钝化层结合，能够有效防止可动离子进入高压器件结构中的强电场区而造成污染，以保证此高压器件的高温高压可靠性。

公开(公告)号：CN101114593B

公开(公告)日：2011-04-13

申请号：CN200710000755.1

申请日：2007-01-19

申请人： 财团法人电力中央研究所

发明人： 土田秀一 ,  柳特拉斯·斯特拉斯塔

IPC分类号： H01L21/322 ,  H01L21/328 ,  H01L29/70

CPC分类号： H01L21/0445 ,  C30B29/36 ,  C30B31/22 ,  H01L21/322 ,  H01L29/16 ,  H01L29/1608 ,  H01L29/7325 ,  H01L29/7395

摘要： 本发明的目的在于提供一种通过高温退火有效地减少或消除载流子俘获中心来提高SiC层质量的方法和通过该方法制造的SiC半导体器件。该通过消除或者减少部分载流子俘获中心提高SiC层质量的方法包括：(a)执行离子注入碳原子、硅原子、氢原子或氦原子到SiC晶体层(E)内的浅表面层(A)中以导入多余的碳间隙到注入的表面层中，及(b)加热该层使导入到表面层中的碳间隙(C)从注入的表面层(A)扩散到本体层(E)中，以及使本体层中的电活性点缺陷失去活性。经过以上步骤后，表面层(A)可以被蚀刻或者机械地去除。根据本发明的半导体器件用该方法制造。

公开(公告)号：CN100459150C

公开(公告)日：2009-02-04

申请号：CN200480001374.X

申请日：2004-04-14

申请人： 松下电器产业株式会社

发明人： 大塚信之 ,  水野纮一 ,  吉井重雄 ,  铃木朝实良

IPC分类号： H01L29/68 ,  H01L29/70

CPC分类号： H01L29/7371 ,  H01L29/2003 ,  H01L29/7376

摘要： 本发明的弹道半导体元件具有n型的发射极层(102)、由n型的InGaN构成的基极层(305)、n型的集电极层(307)、夹在上述发射极层(102)和上述基极层(305)之间并具有比上述基极层(305)的能带间隙大的能带间隙的发射极势垒层(103)、和夹在上述基极层(305)与上述集电极层(307)之间具有比上述基极层(305)的能带间隙大的能带间隙的集电极势垒层(306)，并在10GHz以上工作。

公开(公告)号：CN100379018C

公开(公告)日：2008-04-02

申请号：CN200510064341.6

申请日：2005-04-14

申请人： 中国科学院物理研究所

发明人： 曾中明 ,  韩秀峰 ,  杜关祥 ,  魏红祥 ,  李飞飞 ,  詹文山

IPC分类号： H01L29/70 ,  H01L29/72 ,  H01L29/88

摘要： 本发明涉及基于双势垒隧道结共振隧穿效应的晶体管包括：衬底、发射极、基极、集电极和第一和第二隧道势垒层；其中第一隧道势垒层设置在发射极和基极之间，第二隧道势垒层在基极与集电极之间；并且发射极与基极间和基极与集电极间形成的隧道结的结面积的大小为1平方微米～10000平方微米；基极的厚度与该层材料的电子平均自由程可比拟；发射极、基极和集电极中有且仅有一极的磁化强度的方向是自由的。由于采用双势垒结构，克服了由于基极与集电极之间产生的肖特基势。其中，基极电流为调制信号，通过改变基极或集电极的磁化强度的方向，使集电极的信号与基极电流的调制模式相似，即发生共振隧穿效应，在合适的条件下可得到放大的信号。

公开(公告)号：CN1227743C

公开(公告)日：2005-11-16

申请号：CN98108385.4

申请日：1998-05-19

申请人： 松下电器产业株式会社

发明人： 名仓英明 ,  川岛勇 ,  中村秀和 ,  小谷寿太郎

IPC分类号： H01L29/70 ,  H01L29/76 ,  H01L21/76 ,  H01L21/31 ,  H01L21/328 ,  H01L21/334

CPC分类号： H01L21/76232

摘要： 高耐压台面型半导体器件及其制造方法，该器件具有：第1导电型的集电极区域和半导体衬底区域；第2导电型的基极区域；第1导电型的发射极区域。还具有：基极区域周围的宽度阔而浅的第1槽；第1槽区域的比第1槽宽度窄的第2槽；覆盖第2槽的电绝缘物；其中，第1槽的离基极区域表面的深度小于基极区域的厚度；第2槽的离基极区域表面的深度小于半导体衬底区域和其上的基极区域的合计厚度。或者还具有：基极区域周围的槽；和覆盖槽的电绝缘物；其中所述槽离基极区域表面的深度小于半导体衬底区域和其上的基极区域的合计厚度。在该器件中，可在台面槽的所有部分上稳定形成足够厚度的绝缘保护层，结果，可减少高耐压特性的离散度，能大幅改善因台面槽的形成、在后工序中的台面槽处裂纹及缺陷引起的成品率的下降。

公开(公告)号：CN1374703A

公开(公告)日：2002-10-16

申请号：CN02106850.X

申请日：2002-03-06

申请人： 株式会社东芝

发明人： 铃木史人 ,  高桥仁 ,  新井晴辉 ,  山口好广

IPC分类号： H01L29/70 ,  H01L21/33

CPC分类号： H01L29/66325 ,  H01L29/7394

摘要： 半导体器件具备第1导电类型的衬底、第2导电类型的第1和第2半导体区域互相分开形成于衬底主表面上、第1导电类型的第3半导体区域在上述第1半导体区域上形成、和形成于第1与第3半导体区域之间且杂质浓度高于第1半导体区域的第4半导体区域、形成于衬底主表面上的第1、第2主电极和栅绝缘膜、以及至少在衬底上和衬底与第3半导体区域之间的第1半导体区域上形成的栅电极。第1主电极与第1和第3半导体区域连接。第2主电极与第2半导体区域电连接。