公开(公告)号：CN105144383B

公开(公告)日：2019-11-19

申请号：CN201480016707.X

申请日：2014-03-21

Applicant: 汉阳大学校产学协力团

Inventor： 洪镇杓 ,  裵闰喆 ,  A·R·李 ,  白光昊

IPC: H01L29/06 ,  H01L29/12 ,  H01L29/70 ,  H01L21/329 ,  H01L27/22 ,  H01L45/00 ,  H01L21/77

Abstract: 所提供的是具有双向开关特性的双端子开关元件、包括其的电阻存储交叉点阵列、及制造该双端子开关元件和交叉点电阻存储阵列的方法。所述双端子开关元件包括第一电极和第二电极。提供了分别与第一电极和第二电极电连接的一对第一导电型金属氧化物半导体层。第二导电型金属氧化物半导体层被布置在第一导电型金属氧化物半导体层之间。因此，所述双端子开关元件能够显示对称的和双向的开关特性。

公开(公告)号：CN107180861A

公开(公告)日：2017-09-19

申请号：CN201610133540.6

申请日：2016-03-09

Applicant: 中芯国际集成电路制造(上海)有限公司 ,  中芯国际集成电路制造(北京)有限公司

Inventor： 周飞

IPC: H01L29/70 ,  H01L21/328

CPC classification number: H01L29/66234 ,  H01L29/70

Abstract: 一种半导体结构及其形成方法，所述方法包括：提供衬底，包括第一区域、环绕第一区域且与第一区域相邻的第二区域，以及环绕第二区域且与第二区域相邻的第三区域；刻蚀衬底，形成鳍部，第一区域的鳍部密度大于第二区域和第三区域的鳍部密度；在第一区域的鳍部内形成垂直于所述衬底表面方向的剖面形状为U形的第一开口；在第一开口中形成第一连接层。由于第一区域的鳍部密度较大，鳍部与鳍部之间的距离较小，本发明通过形成垂直于所述衬底表面方向的剖面形状为U形的第一连接层，避免所述第一连接层因侧壁具有凸出形貌而发生互相连接，从而避免所述第一连接层的形貌对双极结型晶体管的性能稳定性造成不良影响，进而提高半导体器件的电学性能。

公开(公告)号：CN101710591A

公开(公告)日：2010-05-19

申请号：CN200910211646.3

申请日：2009-09-17

Applicant: 电力集成公司

Inventor： 苏吉特·巴纳吉 ,  维杰伊·帕塔萨拉蒂 ,  朱林

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/812 ,  H01L29/872 ,  H01L29/861 ,  H01L29/739 ,  H01L29/70

CPC classification number: H01L29/7802 ,  H01L29/0657 ,  H01L29/0696 ,  H01L29/407 ,  H01L29/4238 ,  H01L29/7397 ,  H01L29/7813 ,  H01L29/872

Abstract: 本发明提供一种具有不同宽度硅柱的高压垂直晶体管。一个实施例中，一种垂直HVFET包括布置在环形图案中的半导体材料柱，该环形图案具有至少两个基本平行并且基本线性的边带部分、每个边带部分具有第一宽度，以及至少两个圆形部分，该圆形部分具有比第一宽度窄的第二宽度，第一导电类型的源极区域设置在该柱顶表面上或附近，以及第二导电类型的主体区域设置在源极区域之下的该柱中。第一和第二电介质区域分别地设置在该柱的相对侧上，该第一电介质区域侧向地围绕该柱，以及该第二电介质区域侧向地围绕该柱。第一和第二场板分别地设置在该第一和第二电介质区域中。

公开(公告)号：CN1805150A

公开(公告)日：2006-07-19

申请号：CN200510088226.2

申请日：2005-07-29

Applicant: 三菱电机株式会社

Inventor： 大田贤儿 ,  山口义弘 ,  山口博史

IPC: H01L29/70

CPC classification number: H01L29/0661 ,  H01L29/0619 ,  H01L29/0834 ,  H01L29/74

Abstract: 本发明的目的在于，提供一种为降低恢复损耗而能够使阳极电极区域的杂质扩散深度减小的功率半导体器件。备有半导体衬底(1)、栅极电极区域(控制电极区域)(2)、阴极电极区域(第一主电极区域)(3)、阳极电极区域(第二主电极区域)(4)以及护圈(5)。半导体衬底(1)从剖视图看具有侧面部，该侧面部具有与主面大致垂直地形成的垂直部(1a)和与该垂直部(1a)连接的台面部(1b)。栅极电极区域(2)形成在半导体衬底(1)的第一主面(1c)内。阴极电极区域(3)形成在栅极电极区域(2)的表面内的一部分上。阳极电极区域(4)形成在半导体衬底(1)的第二主面(1d)内。护圈(5)形成在半导体衬底(1)的第二主面(1d)内，并包围阳极电极区域(4)。

公开(公告)号：CN1706047A

公开(公告)日：2005-12-07

申请号：CN200480001374.X

申请日：2004-04-14

Applicant: 松下电器产业株式会社

Inventor： 大塚信之 ,  水野纮一 ,  吉井重雄 ,  铃木朝实良

IPC: H01L29/68 ,  H01L29/70

CPC classification number: H01L29/7371 ,  H01L29/2003 ,  H01L29/7376

Abstract: 本发明的弹道半导体元件备有n型的发射极层(102)、由n型的InGaN构成的基极层(305)、n型的集电极层(307)、夹在上述发射极层(102)和上述基极层(305)之间并具有比上述基极层(305)的能带间隙大的能带间隙的发射极势垒层(103)、和夹在上述基极层(305)与上述集电极层(307)之间具有比上述基极层(305)的能带间隙大的能带间隙的集电极势垒层(306)，并在10GHz以上工作。

公开(公告)号：CN1129965C

公开(公告)日：2003-12-03

申请号：CN00100366.6

申请日：2000-01-19

Applicant: 中国科学院物理研究所

Inventor： 吕惠宾 ,  戴守愚 ,  陈凡 ,  赵彤 ,  陈正豪 ,  周岳亮 ,  王焕华 ,  何萌 ,  杨国桢

IPC: H01L29/12 ,  H01L29/70 ,  H01L21/328

Abstract: 本发明涉及电子学晶体管技术领域。本发明将掺杂的n型和p型钛酸锶薄膜材料进行叠层外延在一起，形成p-n结、p-n-p结、n-p-n结或多结结构，构成钛酸锶晶体二极管、三极管、多基极三极管或多发射极三极管。本发明提供的钛酸锶晶体管工艺简单，结面更锐，稳定性好，故钛酸锶晶体管将成为一种广泛应用的电子器件，亦可发展成为钛酸锶集成电路。

公开(公告)号：CN1353862A

公开(公告)日：2002-06-12

申请号：CN00808253.7

申请日：2000-05-19

Applicant: 艾利森电话股份有限公司

Inventor： T·约翰松

IPC: H01L21/331 ,  H01L29/70 ,  H01L29/06

CPC classification number: H01L29/66242 ,  H01L29/7378

Abstract: 公开一种应用外延的台面结构并利用极少数量的掩模来制造低压高频硅功率晶体管的方法。并提供一种低压高频硅晶体管芯片(20),它表现为一种外延台面工艺的硅功率器件。该硅晶体管布局表现为一种具有许多单台面集电极结构(21)的集电极朝上的器件。所述晶体管在工作时利用其衬底作为朝下的发射极,而且基极及集电极区连同焊片(23,25)一起朝上,由此通过采用发射极作为衬底来几乎完全地消除基极至集电极的寄生电容。此外还讲述了这种新结构的被减少的必要制造工艺步骤。

公开(公告)号：CN1199930A

公开(公告)日：1998-11-25

申请号：CN98108385.4

申请日：1998-05-19

Applicant: 松下电子工业株式会社

Inventor： 名仓英明 ,  川岛勇 ,  中村秀和 ,  小谷寿太郎

IPC: H01L29/70 ,  H01L29/76 ,  H01L21/76 ,  H01L21/31 ,  H01L21/328 ,  H01L21/334

CPC classification number: H01L21/76232

Abstract: 提供一种高耐压台面型半导体器件及其制造方法,在该半导体器件中,可在台面槽的所有部分上稳定地形成具有足够厚度的绝缘保护层,结果,可减少高耐压特性的离散度,同时能大幅度改善起因于台面槽的形成的、由于在后工序中的台面槽部处的裂纹及缺陷而引起的加工成品率的下降。

公开(公告)号：CN1181633A

公开(公告)日：1998-05-13

申请号：CN96118788.3

申请日：1996-11-05

Applicant: 西安电子科技大学

Inventor： 弓小武 ,  刘玉书 ,  樊昌信

IPC: H01L29/94 ,  H01L29/70

Abstract: 本发明涉及一种功率半导体器件,该器件主要解决现有半导体器件导通电阻大,导通电流密度小的问题。采用在金属氧化物MOS功率场效应管结构中引进寄生的双极晶体管Q,并将两者集成在一起的方案,实现复合型结构的MBMT器件。该器件主要包括有一个n+衬底,一个n－外延层,两个铝连接点6、9,外延层n－上分别设置一个p+和一个p－区,铝接点6连接n+与p+区,铝接点9连接p－区与n+区。p+区的位置设在远离阴极区的地方,使阴极处的n+外围只存在p－区。此器件具有输入阻抗高,高耐压,导通电流大的优点。

公开(公告)号：CN1159657A

公开(公告)日：1997-09-17

申请号：CN96123276.5

申请日：1996-12-19

Applicant: 东芝株式会社

Inventor： 押野雄一

IPC: H01L29/70

CPC classification number: H01L29/7395

Abstract: 本发明揭示一种半导体器件，包括：在N型漏极区的一主面上淀积1016原子数/cm3以上的杂质，扩散10μm形成阳极区。在N型漏极区的另一主面上用离子注入法形成P型基极区、N型源极区。而在所述另一主面上通过控制栅氧化膜形成控制极。在所述漏极区内，有选择地设置低寿命层。因此即使长时间保持在高温状态下，也能防止Fe污染引起的器件特性的变化。